タッチセンサ（その２）

１．目的
　本ドキュメントは，ロータリエンコーダボード初版（Ｖ９４−ＰＡＲＴ−００１，Ｖ９４−ＰＡＲＴ−００２，Ｖ９４−ＣＡＲＤ−＊０１）の作成法を明確にすることを目的とする。

２．適用範囲
　本ドキュメントは，ロータリエンコーダボード初版（Ｖ９４−ＰＡＲＴ−００１，Ｖ９４−ＰＡＲＴ−００２，Ｖ９４−ＣＡＲＤ−＊０１）に対して適用する。

３．作成方法
　以下の手順でロータリエンコーダボードを作成する。

ｉ）基板を焼く
　両面基板にパターンを焼き付け、エッチングする。パターンは、V94-CARD-401（パターンCADファイル）を用いる。エッチングが終わったら基板を正確な大きさに切る。特に基板の横幅は、いっぱいまでパターンが引かれているのでＩＣ１及びディップスイッチのランドが削れるぐらいまで基板を削る事（図１の概観図で基板寸法を参照してください）。

図１　ロータリエンコーダボード概観図
6KB

ii）基板に穴を開ける
　ドリルは０．８ｍｍを用いる。但し基板の四隅にある大き目のランドはIndustryPackをI/Oボードに固定する時のねじ穴であるので２．５ｍｍのドリルで穴を開ける。

注意
　穴の位置は、必ずランドの中心にあるわけではありません。プリント基板に焼き付けたパターンで解りにくい場合は、V94-CARD-401（パターンCADファイル）を参照してください。場合によってはランドの内径がつぶれて穴の位置がうまく定まらない事があるので、必要に応じてポンチ等を活用してください。
　２つの５０ピンコネクタは、ドリルの穴がきれいに整列していないと基板に差し込む時に特に苦労するので注意してください。

iii)半田付け
　部品を基板に乗せる前に、必ず基板の表と裏（部品面と半田面）を結ぶ作業をします。基板を部品面から見た時（パターンCADファイルでの、LAYER１）に、ランドが部品の足以外の所にあるものは、全て裏側の半田面と結びます。抵抗などの足の切った残りや被服をはいだ導線などを差し込み、両面を半田付けしてください。この作業は、全部で４８ヶ所あります。結びおわったら、しっかりとつながっているかどうか、導通チェックをしてください。
　基板を部品面から見た時（パターンCADファイルでの、LAYER１）にランドが部品の足の所にあるもの（Ｒ４、Ｒ５、Ｒ６、Ｃ４の４パーツ、５ヶ所）は、取り付けた部品の足の部品面側も半田付けします。
　残りの部品も載せて、半田付けします。但し、ＩＣ４とＩＣ５はＰＬＤなので、ＩＣソケットを取り付けてください。

iv）ＰＬＤを焼く
　ＰＬＤの書き込みデータは、１つのＩＣにつき１つのディレクトリを用意してあります。必要なディレクトリは、部品表から検索してください。
　ディレクトリには、テキスト形式で論理式を記したソースファイル（拡張子：ＰＤＳ）と、ソースファイルから作成したドキュメントファイル（拡張子：ＤＯＣ）、ＰＬＤライタ用にコンパイルしたファイル（拡張子：ＪＥＤ）の３つのファイルがあります。これらをフロッピーディスクに読み出しＰＬＤライタに読み込ませてＰＬＤの焼き付けを行ってください。
　ＰＬＤを焼いたら基板に載せて完成です。

３．２　回路設計

　タッチセンサ信号処理回路、そしてＶＩＰＣ３１０とのインタフェースのための制御回路から成る。


３．２．２　タッチセンサ信号処理回路

　タッチセンサ信号処理回路は、タッチセンサの信号からスイッチ割り込みの割込み要求を行う。回路は、タッチセンサのチャタリング防止回路と割込み信号発生回路、タッチセンサステータス出力回路、割込みＶＥＣＴＯＲ発生回路から成る。
　タッチセンサの信号処理にも、μＰＤ４７０１Ａを利用する。タッチセンサはＳＲ−ＦＦを用いてチャタリングを除去し、その信号をμＰＤ４７０１Ａに取り込む。そして、μＰＤ４７０１Ａの持つスイッチフラグ信号を利用して割込み信号発生回路で割込み信号を発生させる。タッチセンサの状態は、μＰＤ４７０１Ａのカウント値とまとめて出力される為、別に、タッチセンサステータス出力回路を設計する必要はない。図３に、μＰＤ４７０１Ａのデータ出力形式を示す。
図３　μＰＤ４７０１Ａデータ出力形式
　　　出力は３ステートである
3KB

　割込みＶＥＣＴＯＲ発生回路は、割込みサイクル時にＶＩＰＣ３１０−ＩＰ間のデータバス（Ｉｎｔｅｒｎａｌ　Ｄａｔａ　Ｂｕｓ）に８ビットの割込みＶＥＣＴＯＲを載せる回路である。ＩＰからデータバスには通常μＰＤ４７０１Ａの出力データが載せられる為、バス上にμＰＤ４７０１Ａの出力データと割込みＶＥＣＴＯＲが同時に載るようなことの無いよう、３ステートのバッファを用いて割込みＶＥＣＴＯＲの出力を制御する。割込みＶＥＣＴＯＲの設定は、８ビットディップスイッチによって行う。ＩＰをＶＩＰＣ３１０に搭載するとき、両者は互いにボードの部品面を向かい合わせる事になる。ＩＰをＶＩＰＣ３１０に搭載したまま割込みＶＥＣＴＯＲの設定を行えるよう、ディップスイッチは横向きのものを使用した。


３．２．３　インタフェース仕様と制御回路

　制御回路は、ＣＰＵからの命令の解読とＶＩＰＣ３１０とのＩ／Ｏのタイミングの制御の役目を持つ。
　ここで、ＶＩＰＣ３１０とＩＰとのインタフェース仕様のうちで特にロータリエンコーダ・ボードの設計に重要なものを記す。

ｉ）物理インタフェース
　ＩＰの寸法と、コネクタピン番号を図４に示す。５０ピンコネクタはＡＭＰ社の１７３２７９−３である。
図４　ＩｎｄｕｓｔｒｙＰａｃｋのサイズとコネクタピン番号
5KB

ii）ソフトウェアインタフェース
　ＩＰが可能なデータ入出力のサイクルには、表１に示した８種類がある。それぞれのサイクルは４つのセレクト信号（ＩＯＳｅｌ＊，ＭｅｍＳｅｌ＊，ＩｎｔＳｅｌ＊，ＩＤＳｅｌ＊）とＲ／Ｗ＊、ＤＭＡｃｋ＊により決定される。
表１　Ｃｙｃｌｅ　Ｔｙｐｅｓ
Cycle Type R/W* IOSel* MemSel* IntSel* IDSel* MDAck*
Input H L H H H H
Output L L H H H H
Memory Read H H L H H H
Memory Write L H L H H H
Interrupt Ack H H H L H H
ID Read H H H H L H
IO-DMA H/L L H H H L
Memory-DMA H/L H L H H L
　すべてのサイクルで４つのセレクトサイクルのうちの１つだけａｃｔｉｖｅになる。１つのサイクルは、セレクト信号がａｃｔｉｖｅになってからＩＰがＡｃｋ＊を返すまでである。
　図５に、最短の場合のＩｎｐｕｔ、Ｏｕｔｐｕｔサイクルのタイミングチャートを示す。
　また、図６にタイミングの規定を示す。なお、図６中のＩＰ Ｃａｒｒｉｅｒは本研究ではＶＩＰＣ３１０の事を指す。

図５　Ｆａｓｔｅｓｔ　Ｉ／Ｏ　Ｃｙｃｌｅ
6KB

図６　ＩＰ　Ｄｅｔａｉｌｅｄ　Ｔｉｍｉｎｇ　Ｄｉａｇｒａｍ
7KB

　制御回路は、以上のような仕様を満たすように設計しなければならない。
　制御回路では、セレクト信号、アドレス、データなどをデコードしてＣＰＵからの命令を解読し、ＣＬＫと同期を取り、ロータリエンコーダ信号処理回路やタッチセンサ信号処理回路に必要な信号を送ったり、命令に応じたデータをＣＰＵ側に返したりする。ＩＰの大きさを考慮して、回路をＰＬＤで作製することにした。


３．２．４　コネクタピンアサイン

　表２、３にロータリエンコーダボードのコネクタピンアサインを示す。表２はコネクタＪ３のピンアサインで、これはＩＰとＶＩＰＣ３１０のインタフェースのコネクタである。表３はコネクタＪ５のピンアサインで、これはＩＰとセンサの接続コネクタである。

表２　コネクタＪ３
　Ｎｏ． 信号名 方向 内容 備考
　　１ 　 GND -- GND
　　２ 　CLK ← Clock 8MHz
　　３ BRESET* ← CPUﾘｾｯﾄ信号
　　４ 　 D00 ←→ DATA 20
　　５ 　D01 ←→ DATA 21
　　６ 　 D02 ←→ DATA 22
　　７ 　D03 ←→ DATA 23
　　８ 　 D04 ←→ DATA 24
　　９ 　 D05 ←→ DATA 25
　１０ 　D06 ←→ DATA 26
　１１ 　D07 ←→ DATA 27
　１２ 　 D08 ←→ DATA 28 未使用
　１３ 　 D09 ←→ DATA 29 未使用
　１４ 　D10 ←→ DATA 210 未使用
　１５ 　D11 ←→ DATA 211 未使用
　１６ 　 D12 ←→ DATA 212 未使用
　１７ 　D13 ←→ DATA 213 未使用
　１８ 　D14 ←→ DATA 214 未使用
　１９ 　D15 ←→ DATA 215 未使用
　２０ 　BS0* ← Byte Select　(下位ÊÞ²Ä) BS0*=0 (active)
　２１ 　BS1* ← Byte Select　(上位ÊÞ²Ä) BS1*=1 (negative）
　２２ 　　V- -- 電源-12V 未使用
　２３ 　　V+ -- 電源+12V 未使用
　２４ 　 Vcc -- 電源+5V
　２５ 　 GND -- GND
　２６ 　GND -- GND
　２７ 　Vcc -- 電源+5V
　２８ 　PWR* ← Read*Write Select 1=Read，0=Write
　２９ 　IDA* ← ID PROM Select 信号
　３０ 　　H1 ← high level 入力
　３１ MEMSELA* ← Memory R*W Cycle 信号 未使用
　３２ 　　H2 ← high level 入力
　３３ INTSELA* ← Interrupt Cycle 信号
　３４ 　　H3 ← high level 入力
　３５ IOSELA* ← I/O Cycle 信号
　３６ 　　H4 ← high level 入力
　３７ 　ADDR1 ← Address 21
　３８ 　　H5 ← high level 入力
　３９ 　ADDR2 ← Address 22
　４０ 　　H6 ← high level 入力
　４１ 　ADDR3 ← Address 23
　４２ IRQA0* 　→ Interrupt 信号 (割込み level=4)
　４３ ADDR4 ← Address 24
　４４ 　IRQA1* 　→ Interrupt 信号 (割込み level=5) 未使用
　４５ 　ADDR5 ← Address 25
　４６ 　　H7 ← high level 入力
　４７ 　ADDR6 ← Address 26
　４８ 　ACKA* 　→ Acknowledge
　４９ +5PSTBT -- VIPC310ボードのÊÞ¯ÃØ°電源 ÃÞ°À保存用¤未使用
　５０ 　 GND -- GND

表３　コネクタＪ５
　Ｎｏ． 　信号名 方向 内容 備考
　　１ 　 GND -- GND
　　２ 　 GND -- GND
　　３ 　 GND -- GND
　　４ 　 GND -- GND
　　５ 　 GND -- GND
　　６ 　 GND -- GND
　　７ 　 GND -- GND
　　８ 　 GND -- GND
　　９ 　 GND -- GND
　１０ 　 GND -- GND
　１１ 　 GND -- GND
　１２ 　 GND -- GND
　１３ 　 GND -- GND
　１４ 　 GND -- GND
　１５ 　 GND -- GND
　１６ 　 GND -- GND
　１７ 　 GND -- GND
　１８ 　 GND -- GND
　１９ 　 GND -- GND
　２０ 　 GND -- GND
　２１ 　 GND -- GND
　２２ 　 GND -- GND
　２３ 　 GND -- GND
　２４ 　 GND -- GND
　２５ 　 GND -- GND
　２６ 　 GND -- GND
　２７ RRa ←　 右ロータリ・エンコーダａ相信号
　２８ 　 GND -- GND
　２９ 　Vcc -- 電源+5V
　３０ 　 GND -- GND
　３１ RRb ←　 右ロータリ・エンコーダｂ相信号
　３２ 　 GND -- GND
　３３ RLa ←　 左ロータリ・エンコーダａ相信号
　３４ 　 GND -- GND
　３５ 　Vcc -- 電源+5V
　３６ 　 GND -- GND
　３７ RLb ←　 左ロータリ・エンコーダｂ相信号
　３８ 　 GND -- GND
　３９ TRs* ←　 右タッチセンサON信号
　４０ 　 GND -- GND
　４１ TRr* ←　 右タッチセンサOFF信号
　４２ 　 GND -- GND
　４３ TMs* ←　 中央タッチセンサON信号
　４４ 　 GND -- GND
　４５ TMr* ←　 中央タッチセンサOFF信号
　４６ 　 GND -- GND
　４７ TLs* ←　 左タッチセンサON信号
　４８ 　 GND -- GND
　４９ TLr* ←　 左タッチセンサOFF信号
　５０ 　 GND -- GND