（１）マン・マシン・インタフェースの機能について
　次の項目でも述べるが、ここで、７Ｓｅｇ．−Ｌｅｄ．を４桁に増やした。
７Ｓｅｇ．−Ｌｅｄ．を４桁に増やした理由としては、図１に示してあるように
最上位桁を表示データの種類の表示用に用いて、残りの３桁をデータ表示用に用
いた場合、データの種類は、０〜９の１０種類あれば十分であり、データは例え
ば、自機位置座標を表すのであれらばセンチメートル表示で３桁あれば十分であ
る（競技場の大きさは、２ｍ×２ｍ）と考えられるからである。同様に、ディッ
プスイッチを４ビットにした理由としては、動作モードの種類は、テストプログ
ラムモード、競技本番用モード、ペナルティーモード等が上げられ、４ビット
（＝１６種類）あれば十分足りると考えたからである。

（２）マン・マシン・インタフェースボードの概要
　　�@構成　
　　　ＭＭＩボードの主な仕様は、図２にあるように７Ｓｅｇ．−Ｌｅｄ．（デー
　　タ表示用）が４個、４ビットディップスイッチ（モード設定用）が１個、
　　
Ｇｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．（状態表示用）が各１個、押しボタンスイッチ　
(表示切替用）が１個である。ＭＭＩボードは、メインボードとフロントボードに
分かれている。メインボードの大きさは、ＶＭＥラックに収納する事を考慮に入れ
て決定した。その大きさは、１００ｍｍ×１４０ｍｍである。フロントボードの大
きさは、ＶＭＥラックの側面に取り付ける事を考慮に入れて決定した。その大きさ
は、６０ｍｍ×１４０ｍｍである。
　今回、図３の外観図に示したように、ＭＭＩボードをフロントボードとメインボ
ードに分けた。メインボードとＣＰＵボードは、４０ピンコネクタとケーブルで接
続する。当初の予定では、図４の外観図のように両ボードを接続してＶＭＥラック
内に格納するはずであった。しかし、フロントボードの大きさの制約があり、７Ｓ
ｅｇ．−Ｌｅｄ．の小型のタイプが入手できない事がわかったために、ボードを分
離してメインボードとフロントボードを６０ピンのコネクタとケーブルで接続する
事となった。　


（３）マン・マシン・インタフェースボードの機能性能
　　�@メインボード

図５は、メインボードの回路構成図である。ここでは、メインボードの回路を７つ
に分けてそれぞれの回路の機能等について説明する。
　・パルス点灯発生回路
　　　まず、今回、７Ｓｅｇ．−Ｌｅｄ．をパルス点灯させる事となった理由とそ
　　の詳細を示す。
　　　いままでのマン・マシン・インタフェースボードでは、７Ｓｅｇ．−Ｌｅｄ．
　　の数が少なく、あまり多くの情報を一度に表示することができなかった。先程
　　述べたように、今回ＭＭＩボードでは、７Ｓｅｇ．−Ｌｅｄ．の数を４個にし
　　た。普通に表示を制御するには各Ｌｅｄ．で４ビット合計１６ビット必要であ
　　るが、ポートの制限もあり、図５の回路構成図にあるように６８２３０のＡ
　　　ポートの８ビットのうちＰＡ０〜ＰＡ５までの６ビットを使って表示をするよ
　　うにした。そこで、ラッチ機能を持つデコーダを使用することにし、６ビット
　　のうちの４ビットをＬｅｄ．のデータ用に使い、残りの２ビットを桁の選択用
　　に使うように工夫した。
　　　ここで、問題となったのは、７Ｓｅｇ．−Ｌｅｄ．の消費電流の増加である。
　　Ｌｅｄ．の消費電流は、１ｓｅｇｍｅｎｔ当り約２０ｍＡなので７Ｓｅｇ．−
　　Ｌｅｄ．が全部点灯したとすると約０．５６Ａもの電流が流れることになる。
　　これは、電池で駆動するＭＩＲＳシステムにとっては大きな負荷になる。
　　　そこで、図６に示すように４つの位相の異なる方形波を作り、７Ｓｅｇ．−
　　Ｌｅｄ．をパルス点灯させることにより消費電流を約１／４にするようにした。
　　一つの桁が点灯して再び点灯する間隔が短い為、見た目には、すべての桁が点


　灯しているように見える。また、これにより７Ｓｅｇ．−Ｌｅｄ．の電流は、最大
で約０．１４Ａになる。この回路は、７４ＬＳ１６１（４ビットバイナリ（２進化１
６進）カウンタ）、  ７４ＬＳ００（２入力ＮＡＮＤゲート）、７４ＬＳ０８（２入
力ＡＮＤゲート）からなり、７Ｓｅｇ．−Ｌｅｄ．の下位の桁から順に上位の桁へ
と、パルス信号を送る機能を持つ。
　表示試験の結果、ちらつきが気にならなくなるのは約２００Ｈｚ以上の時であった。
この信号は、ＭＣ１４５１３Ｂのに入力される。これは入力が、ロウレベルになると、
他入力に関係なく（ただし、のみハイレベル）、全セグメント出力がブランク（非点

灯）になることを利用す　るためである。（付録：回路図参照）

　・桁選択回路
　　この回路は、７４ＬＳ０４（ＮＯＴゲート）からなり、２進２ビットのデータ
　書き込み桁選択信号を各桁のデータラッチＯＮ／ＯＦＦ回路へと振り分ける機能
　を持つ。（付録：回路図参照）

　・勝敗判定信号処理回路
　　この回路は、７４ＬＳ１４（インバータシュミットトリガ）、ＰＣ８１７（光
　アイソレータ）からなり、勝敗判定装置からのＯＮ／ＯＦＦ信号を電気的に絶縁　
  し、レベルの判別をしてＣＰＵボードに送る機能を持つ。（付録：回路図参照）
　　また、勝敗判定装置とは、フロントボードの３ピンコネクタを用い接続される。
　（付録：回路図、３．４インタフェース参照）

　・チャタリング防止回路
　　この回路は、７４ＬＳ００（２入力ＮＡＮＤゲート）からなり、フロントボー
　ドの押しボタンスイッチからの信号のチャタリングを防止し、ＣＰＵボードに機
　能を持つ。（付録：回路図参照）

　・データラッチＯＮ／ＯＦＦ及びデータ処理回路
　　データラッチＯＮ／ＯＦＦ回路は、７４ＬＳ１０（３入力ＮＡＮＤゲート）か
　らなり、桁選択回路からの桁選択信号とＨａｎｄｓｈａｋｅ２からの信号を用い
　てデータを書き込むデコーダのラッチ機能をＯＦＦし、データが書き込まれた後
　ラッチ機能をＯＮさせる。つぎに、データ処理回路であるが、これは、ＭＣ１４　
  ５１３Ｂからなり、ＢＣＤコードで入力されたデータを７Ｓｅｇ．−Ｌｅｄ．用
　の信号７ビット（ａ〜ｆ）に変換する。また、データをラッチする機能を持つ。
　（付録：回路図参照）

　・Ｇｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．　ＯＮ／ＯＦＦ回路
　　この回路は、７４ＬＳ０６（インバータ（オープンコレクタ））からなり、Ｃ
　ＰＵボードから送られてくるそれぞれのＬｅｄ．のＯＮ／ＯＦＦ信号を反転させ
　てフロントボードのＬｅｄ．へ送る機能を持つ。（付録：回路図参照）

　・４ビットディップスイッチ信号処理回路
　　この回路は、７４ＬＳ０４（ＮＯＴゲート）からなり、フロントボードでの４
　ビットディップスイッチのスイッチングに対応した信号をＣＰＵボードへ送る機
　能を持つ。（付録：回路図参照）

　�Aフロントボード

　フロントボードの回路構成図を図７に示す。ここでは、フロントボードの各回路に
ついて説明する。


・７Ｓｅｇ．−Ｌｅｄ．回路
　メインボードのデータラッチＯＮ／ＯＦＦ及びデータ処理回路から出力されたデータ
信号は、メインボードとフロントボードをつなぐケーブルを通り７Ｓｅｇ．−Ｌｅｄ．
の対応するピンに入力される。（付録：回路図参照）

・Ｇｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．回路
　メインボードのＧｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．ＯＮ／ＯＦＦ回路から送られてくる各
Ｌｅｄ．のＯＮ／ＯＦＦ信号は、メインボードとフロントボードをつなぐケーブルを通
り各Ｌｅｄ．に入力される。（付録：回路図参照）

・４ビットディップスイッチ回路
　４ビットディップスイッチにより入力されたＯＮ／ＯＦＦ信号は、メインボードとフ
ロントボードをつなぐケーブルを通り、４ビットディップスイッチ信号処理回路に送ら
れる。（付録：回路図参照）

・押しボタンスイッチ回路
　押しボタンスイッチにより入力された信号は、メインボードとフロントボードをつな
ぐケーブルを通り、チャタリング防止回路に送られる。（付録：回路図参照）

（４）外形

　　　以下に、メインボードとフロントボードの外形図を示す。


・メインボード
・フロントボード












（５）インタフェース

　以下に、各コネクタのピンアサインを示す。

※　　　　方向は、”←”ＣＰＵボードからメインボードへの入力
　　　　　　　　　”→”メインボードからＣＰＵボードへの出力を表す。
※※　　Handshake 2の信号は、デコーダのデータラッチのタイミング用である。
※※※　Handshake 4の信号は、押しボタンスイッチのON/OFF信号である。

※　　　　方向は、”←”勝敗判定装置からフロントボードへの入力
	　　　　　　”→”フロントボードから勝敗判定装置への出力を表す。
※　　　　方向は、”←”フロントボードからメインボードへの入力
		　　　”→”メインボードからフロントボードへの出力を表す。




（６）ボードの関連ファイル（回路図、作成手順書、取り扱い手順書等）の表を次
　　頁に示す。