沼津高専 電子制御工学科
MIRSMG3D FPGA Quatus設計データおよびTTFファイル
MIRSMG3D-FPGA-0004
改訂記録
版数 作成日 作成者 承認 改訂内容
B01 2013.6.17 牛丸 牛丸 初版
B02 2013.6.25 牛丸 牛丸 設計データのファイルが一部欠如していたので、設計データファイルを更新した

目次




1. はじめに

MIRS標準機で使用するFPGA回路の Quatusの設計データおよびTTFファイルをリンクする。
A01版で掲載していったデータは、TS2のピン配置がされおらず、タッチセンサ２が使用出来ない状態になって いたが、それを修正した設計データとTTFファイルをリンクする。

2. 設計データとTTFファイル

設計データ：ISAIO_WHOLE.zip
TTFファイル：isaio_whole.ttf

3. TTFファイルの置き換え

isaio_whole.ttf ファイルを、MIRS実機の /home/mirs/etc にコピーし、MIRSを再機動する。


関連文書