沼津高専 電子制御工学科
MIRS9803調査報告書
MIRS9803-TECH-0006
改訂記録
版数 作成日 作成者 承認 改訂内容
A01 1998/12/16 佐野 馬場 初版
ＭＰＵボード

ＭＰＵボード

ＭＰＵボードはＣＰＵボードとＩ／Ｏボードの２枚で構成されている。ＣＰＵボード（名称　ＶＳＣー１）にはＲＳ２３２Ｃというコネクタを２つ搭載していて、それで外部とのデータをやり取りすることができる。Ｉ／Ｏボード（名称　ＶＩＰＣ３１０）はロータリーエンコーダボードとIP-Digital４８ボードを搭載している。IP-Digital４８ボードにはMC68230 PARALLEL INTERFACE/TIMER(PI/T)（５０ピンのコネクタ）を搭載していて、それで外部とのデータをやり取りする。

1.ＣＰＵボードの機能解説

特徴

　モトローラのMPU 68000は、特別な入出力命令を持たず、I/Oをメモリー空間に配置するメモリー・マップト方式を採用している。常に１６Ｍバイトのメモリー空間を一様にアクセスすることができる。68000では、常にCLK入力の１０クロック分のE信号を定期的に出力している。通常68000のデータ入出力 は、E信号と関係なく非同期に行われている。68000は１６ビットＣＰＵでありながら内部レジスタは、すべて３２ビットになっている。 又、レジスタは用途に関してあまり制限の少ない汎用レジスタ方式を採用しているので、 レジ　スタ間のデータ転送などの回数を減らすことができる。
1)レジスタ　
レジスタは 、アドレスレジスタ、データレジスタ、ステータスレジスタＳＲ、プログラムカウンタＰＣ　がある。データレジスタ・アドレスレジス タのうち用途が決まっているのは、スーパバイザ用スタックポインタ（ＳＳＰ）とユーザ用スタックポインタ（ＵＳＰ）の２本だけで後は、普通のレジスタと　して使うことができる。ＳＳＰ・ＵＳＰ共にA7割り当てられていて、どちらを使うかはＳＲの内容（Ｓビット）によって決まる。

  • アドレスレジスタ（Ａ０〜Ａ７）
    Ａ０〜Ａ６までがアドレスレジスタ、Ａ７は裏表に分かれていて、それぞれスーパーバイザ用のスタックポインタ（ＳＳＰ），ユーザ用のスタックポインタ（ＵＳＰ）として使用される。

  • データレジスタ（Ｄ０〜Ｄ７）
    データレジスタは、いわゆるアキュムレータとして使うのに便利にできていて、下から８ビット及び１６ビットに切っても使える。（下の８ビットにデータをロードした時、上の２４ビットは変化しない。）

  • プログラムカウンタ（ＰＣ）
    ＰＣは３２ビットである。しかし、使用できるのは下位２４ビットなので、アドレス空間は１６Ｍバイトである。

  • ステータスレジスタ（ＳＲ）
    ＳＲは１６ビット長で、上位半分はシステムバイト、下位半分はユーザバイトとなっている。システムバイトはシステムの状態を示し、ユーザステートのときはこ内容を書き換えられない。ユーザバイトはＺ８０のＦレジスタのようなものである。

    • 2)データ型
    １ビット（ビットデータ）、４ビット（ＢＣＤデータ）、8ビット（バイトデータ）、１６ビット（ワードデータ）、３２ビット（ロングワードデータ）のデータを取り扱うことができる。データレジスタは、４種類のデータを保持することができるが、アドレスレジスタは、１６ビット、３２ビットを単位として扱う。

    3)例外処理　
    例外処理VECTORは、ＣＰＵが例外処理ルーチンのアドレスを得る為に０〜２５５番までの２５６種類が用意され、０番地から３ＦＦ番地までの１Ｋバイにに配置されている。このため必要とする応じた例外処理プログラムの先頭番地をVECTOR TABLEに書き込んでおかなければならない。

    4)割り込み入力端子（ＩＰＬ０バー〜ＩＰＬ２バー） 　
    ６８０００は優先順位のついた七つの割り込み（レベル１〜レベル７）を使うことができる。優先度はレベル１がもっとも低くレベル７がもっとも高い。またレベル７はＮＭＩ（Ｎｏｎ Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）として働く。ＩＰＬ０バー〜ＩＰＬ２バーの３本を使って（０００）２〜（１１１）２にコード化した割り込み信号を入力する。（０００）２は割り込み要求のない状態である。　

    5)その他の信号（ＣＬＫ，Ｖｃｃ，Ｖｓｓ） 　
    ＣＬＫ（Ｃｌｏｃｋ）はＭＰＵが動作する基本となるクロック状態であり、一定の周期をもっていなければならない。またいかなる場合にも止まってはならない。最高周波数はバージョンにより６．０，８．０，１２．５ＭＨｚのものがある。いずれのバージョンでも最低周波数は４．０ＭＨｚである。Ｖｃｃ（電源）、Ｖｓｓ（設置）は各２ピンある。これはＬＳＩのチップ内での電位を安定に保つためであり、２ピンとも接続しなければならない。

    ２、I/Oボードの機能解説

    特徴

    　ｲﾝﾌﾟｯﾄ/ｱｳﾄﾌﾟｯﾄ、ﾒﾓﾘ、割り込みの働きを持って、ﾎﾞｰﾄﾞ上でのﾊﾞｯﾃﾘｰによるﾊﾞｯｸｱｯﾌﾟが可能である。
    　VIPC310は、3U(ｼﾝｸﾞﾙﾊｲﾄ)の要素によってVMEbus SpecificationC.1(IEEEにより、P1014/D1.2または、IEC821busとしても知られている。)と結合する。IPｷｬﾘｱは、DMAﾎﾞｰﾄﾞや、68020処理装置を乗せると(6U(ﾀﾞﾌﾞﾙﾊｲﾄ)でも可)様々な機能を利用でき、他の標準的なIndustrybusでの利用もでき、VIPC310は、IP Logicの接合方法に従う。IPは互いに、VIPC310の前面を通って50ﾋﾟﾝのﾌﾗｯﾄｹｰﾌﾞﾙによって接合され、二つのIPは、"A"及び"B"と名付けられている。
    　ｲﾝﾀﾌｪｰｽの接合は、基準寸法で、ｹｰﾌﾞﾙでつながれたｼｽﾃﾑであれば、IPｷｬﾘｱ上にﾃﾞｨﾚｸﾄﾘを添え付けられる。接合ｹｰﾌﾞﾙルは、VMEのｼｬｰｼから、VIPC310を動かさずに、差し込み、引き抜きができる。
    　IPは、I/Oからの信号に依らずに、ON/OFFができて、どんなときでも、ｸﾞﾘｰﾝﾌﾛﾝﾄﾊﾟﾈﾙの指示器が点灯していれば、VMEbusから、ｱｸｾｽされる。 二つの表示器があり、一つづつ、相互のIPに用いられて、どのｱｸｾｽに対しても、活動の指示を明確にする為に、一つ又は複数の関係のあるLEDを点灯させる(約三分の一秒間)。
    　ﾎﾞｰﾄﾞ上のﾘﾁｳﾑﾊﾞｯﾃﾘは、こういった機能を利用するIPの為のﾊﾞｯｸｱｯﾌﾟ用として用いられ、また、ﾊﾞｯﾃﾘは、VMEbus+5、又は、STDBYﾗｲﾝかを選択して使用できる。
    　IPのI/Oは、VMEbusA16/D16空間中に位置する。相互のIP上にあるI/O空間は、IPの詳細書によって、16ﾋﾞｯﾄのﾜｰﾄﾞが64個と決められていて、相互のIPが、64語を占有するPROMの搭載ができる。 こうして、二つのIPのA及びBは、ShortI/O空間のVMEbusｼｽﾃﾑの64[KB]中、512ﾊﾞｲﾄを占有する。
    　割り込みは、全面的に、指示を受ける。相互のIPは、二つに分割された割り込み要求により、動作を行う。 VIPC310は、VMEbusのIRQ1,3,4,6の支援をする。
    　割込み要求を受けた相互のIPは、自身に8ﾋﾞｯﾄのVECTORを供給しなければならない。このVECTORは、VMEbusに受け取りを知らせる。
    　ｻｲｸﾙで、割込みﾊﾞｽ間に供給される。
    　VIPC310は、VMEbusBERRの操作を受けない。
    　ｿﾌﾄｳｪｱ上の、意味の無いｱｸｾｽは、動作していないCPUﾎﾞｰﾄﾞ上の停止回路ﾊﾞｽによって、停止される。
    　ﾊﾟﾜｰｱｯﾌﾟ､ﾊﾟﾜｰﾀﾞｳﾝ､ﾊﾞｽﾘｾｯﾄ関数は、全面的にｻﾎﾟｰﾄされている。
    　VIPC310は、5,12,-12［ｖ］の電源をLC piﾌｨﾙﾀを通して、相互のIPに供給する。これは、精密なﾃﾞｨｼﾞﾀﾙ作用とともに、ｱﾅﾛｸﾞの使用を可能にしている。