fig1.昇降機構用電源基板回路図
fig2.昇降機構用電源基板表
fig3.昇降機構用電源基板裏
以下に単体試験結果を示す。
table2.昇降機構用電源基板単体試験結果
| 試験内容 | テスターで導通チェックし、電圧が正しく供給されているのか確認する。 さらにモータドライバを介してモータと負荷（おもり）をつなぎ，動作するか確かめる。 |
|---|---|
| 試験結果 | 電圧入力7.2Vに対して，出力電圧5Vを保った。 また，負荷に対して発熱しながらも動作した。 |
| 合否判定 | 合格 |
4.昇降機構用Arduinoシールド基板
昇降機構用Arduinoシールド基板の回路図、及び写真をfig4、fig5、fig6に示す。
fig4.昇降機構用Arduinoシールド基板回路図
fig5.昇降機構用Arduinoシールド基板表
fig6.昇降機構用Arduinoシールド基板裏
以下に単体試験結果を示す。
表4.昇降機構用Arduinoシールド基板単体試験結果
| 試験内容 | はんだ付けした回路をテスターで導通チェックした。 |
|---|---|
| 合格基準 | 短絡していないか確認する。 |
| 試験結果 | 短絡せずに導通していた。 |
| 合否判定 | 合格 |
5.昇降機構用ステッピングモータ基板
昇降機構用ステッピングモータ基板の回路図、及び写真をfig7、fig8、fig9に示す。
fig7.昇降機構用ステッピングモータ基板回路図
fig8.昇降機構用ステッピングモータ基板表
fig9.昇降機構用ステッピングモータ基板裏
以下に単体試験結果を示す。
表4.昇降機構用ステッピングモータ基板単体試験結果
| 試験内容 | はんだ付けした回路をテスターで導通チェックした。 |
|---|---|
| 合格基準 | 短絡していないか確認する。 |
| 試験結果 | 短絡せずに導通していた。 |
| 合否判定 | 合格 |
6.ESP32シールド基板
ESP32シールド基板の回路図、及び写真をfig10、fig11、fig12に示す。
fig10.ESP32シールド基板回路図
fig11.ESP32シールド基板表
fig12.ESP32シールド基板裏
以下に単体試験結果を示す。
表4.ESP32シールド基板単体試験結果
| 試験内容 | はんだ付けした回路をテスターで導通チェックした。 |
|---|---|
| 合格基準 | 短絡していないか確認する。 |
| 試験結果 | 短絡せずに導通していた。 |
| 合否判定 | 合格 |
7.RaspberryPiシールド基板
RaspberryPiシールド基板の回路図、及び写真をfig13、fig14に示す。
fig13.RaspberryPiシールド基板表
fig14.RaspberryPiシールド基板裏
以下に単体試験結果を示す。
MIRS2401ドキュメント管理台帳へ戻る
表4.RaspberryPiシールド基板単体試験結果
| 試験内容 | はんだ付けした回路をテスターで導通チェックした。 |
|---|---|
| 合格基準 | 短絡していないか確認する。 |
| 試験結果 | 短絡せずに導通していた。 |
| 合否判定 | 合格 |
8.最終システム構成
開発完了時のシステム構成の全体図を以下のfig15に示す．
fig15.最終システム構成
9.総括
序盤はモータの仕様把握とジャンク部品の精査に時間を費やした。 作業上仕様の把握は欠かせないが、エレキ内で知識共有が不十分であった。ジャンク部品は結果的に小谷研究室から新品を譲り受け、よって短縮の余地が十分あったと考えられる。 これらは詳細設計までの期間を圧迫し、最終的に発表会時点での機能削減の要因となった。 他に大きな障害となったものは、ロータリエンコーダに接続されるケーブルの断線と配線ミスである。各部品のスペア作製は思案したが、エンコーダ側のコネクタは予備が存在しないものであった。スペアのケーブルを用意するのは不可能であったものの、だからこそ精度良く頑丈に作製することが重要だったと考える。 設計と実装が正確で堅牢あることの重要性を実感する結果となった。MIRS2401ドキュメント管理台帳へ戻る