沼津高専 電子制御工学科
MIRS0205 FPGA_PIN配置
MIRS0205-ELEC-0102
改訂記録
版数 作成日 作成者 承認 改訂内容
A01 2003.11.17 佐野 藤田 初版

MIRS0103 FPGA_PIN配置

FPGA_PIN番号 FPGA上の接続先 FPGA内部回路信号名
FPGA_PIN番号 FPGA上の接続先 FPGA内部回路信号名
0


105

1


106

2


107

3


108

4


109

5


110

6


111

7


112

8


113

9


114

10


115

11


116
B_SD8
12
B_SD7
117

13
B_SD6
118

14


119
B_SD9
15


120
B_SD10
16
B_SD5
121
B_SD11
17
B_SD4
122
B_SD12
18
B_SD3
123

19


124

20


125

21


126

22


127
B_SD13
23


128
B_SD14
24
B_SD2
129

25
B_SD1
130

26
B_SD0
131
B_SD15
27
IOCHRDY
132

28


133

29
B_SA19
134

30
B_SA18
135

31
B_SA17
136

32


137

33


138

34


139

35


140

36


141

37


142

38
B_SA16
143

39
B_SA15
144 JP20A-1
 WLS1
40
B_SA14
145

41
B_SA13
146

42


147 JP20A-2
 WLS2
43


148 JP20A-3
 WLS3
44
B_SA12
149 JP20A-4
 WLS4
45
B_SA11
150 JP20A-5
 WLS5
46
B_SA10
151

47
B_SA9
152

48


153

49


154

50


155

51


156

52


157 JP20A-6
 WLS6
53
B_SA8
158 JP20A-7
54
B_SA7
159 JP20A-8
 TS1
55
B_SA6
160 JP20A-9
 TS2
56
B_SA5
161 JP20A-10
 TS3
57
B_SA4
162 JP20A-11
 TS4
58
B_SA3
163 JP20A-12
 TS5
59


164 JP20A-13
 TS6
60
B_SA2
165

61
B_SA1
166 JP20A-14
 TS7
62
B_SA0
167 JP20A-15
 TS8
63
B_RESET
168 JP20A-16
 TS0
64


169 JP20A-17
 R_DIR
65


170 JP20A-18
 R_PWM
66


171

67


172 JP20A-19
 L_DIR
68


173 JP20A-20
 L_PWM
69


174
LCD_DB7
70
B_IOWN
175
LCD_DB6
71
B_IORN
176
LCD_DB5
72


177
LCD_DB4
73


178

74


179
LCD_DB3
75


180
B_IO180
76


181

77


182

78


183

79


184

80


185

81


186
B_IO186
82


187
LCD_DB2
83


188

84


189
LCD_DB1
85


190
LCD_DB0
86
B_CLK
191
LCD_E
87


192
LCD_RW
88


193
LCD_RS
89


194

90


195
PO
91


196
IRS0
92


197
IRS4
93


198
IRS1
94


199
IRS5
95


200
IRS2
96


201

97


202
IRS6
98


203
IRS7
99


204
IRS3
100


205
OUT
101


206
B_IO206
102


207
B_IO207
103


208
B_IO208
104

関連文書