沼津高専 電子制御工学科
MIRS0103 FPGA_PIN配置
MIRS0103-ELEC-1105
改訂記録
版数 作成日 作成者 承認 改訂内容
A01 2002.11.21 渡辺 中村 初版

MIRS0103 FPGA_PIN配置

FPGA_PIN番号 FPGA上の接続先 FPGA内部回路信号名
FPGA_PIN番号 FPGA上の接続先 FPGA内部回路信号名
0


105

1


106

2


107

3


108

4


109

5


110

6


111
B_IO111
7


112
B_IO112
8


113

9


114

10
B_IO10
115
B_IO115
11
B_IO11
116
B_SD8
12
B_SD7
117

13
B_SD6
118

14


119
B_SD9
15


120
B_SD10
16
B_SD5
121
B_SD11
17
B_SD4
122
B_SD12
18
B_SD3
123

19
B_IO19
124

20


125

21


126

22


127
B_SD13
23


128
B_SD14
24
B_SD2
129

25
B_SD1
130

26
B_SD0
131
B_SD15
27
IOCHRDY
132
B_IO132
28
B_IO28
133
B_IOCS16N
29
B_IO29
134
B_IO134
30
B_IO30
135
B_IO135
31
B_IO31
136
B_IO136
32


137

33


138

34


139

35


140

36


141
B_IO141
37


142
B_IO142
38
B_IO38
143
B_IO143
39
B_SA15
144 JP20A-1
 RV0
40
B_SA14
145

41
B_SA13
146

42


147 JP20A-2
 U0
43


148 JP20A-3
 RV1
44
B_SA12
149 JP20A-4
 U1
45
B_SA11
150 JP20A-5
 RV2
46
B_SA10
151

47
B_SA9
152

48


153

49


154

50


155

51


156

52


157
U2
53
B_SA8
158
RV3
54
B_SA7
159
U3
55
B_SA6
160
TS7
56
B_SA5
161
TS6
57
B_SA4
162
TS5
58
B_SA3
163
TS4
59


164
TS3
60
B_SA2
165

61
B_SA1
166
TS2
62
B_SA0
167
TS1
63
B_RESET
168
TS0
64
B_IO64
169
R_DIR
65
B_IO65
170
R_PWM
66


171

67
B_IO67
172
L_DIR
68
B_IO68
173
L_PWM
69
B_IO69
174
LCD_DB7
70
B_IOWN
175
LCD_DB6
71
B_IORN
176
LCD_DB5
72


177
LCD_DB4
73
B_IO73
178

74
B_IO74
179
LCD_DB3
75
B_IO75
180
B_IO180
76


181

77


182

78


183

79


184

80


185

81


186
B_IO186
82


187
LCD_DB2
83
B_IO83
188

84


189
LCD_DB1
85
B_IO85
190
LCD_DB0
86 BUS
 B_CLK
191
LCD_E
87
B_IO87
192
LCD_RW
88
IRQ6
193
LCD_RS
89
IRQ5
194

90
B_IO90
195
PO
91


196
IRS0
92
B_IO89
197
IRS4
93
B_IO93
198
IRS1
94
B_IO94
199
IRS5
95
B_IO95
200
IRS2
96
B_IO96
201

97
B_IO97
202
IRS6
98


203
IRS7
99
B_IO99
204
IRS3
100
B_IO100
205
OUT
101
B_IO101
206
B_IO206
102
B_IO102
207
B_IO207
103
B_IO103
208
B_IO208
104
B_IO104

関連文書