詳細設計書インターフェイス編２

作成日 1997. 5.25　 
作成者 ４３ 山田 秀俊

２．Ｉ／Ｏボード（ロータりエンコーダボード）ポート割り当て

（１）コネクタ　Ｊ_３：AMP 173279-3
　　　　　　　　Ｊ_５：AMP 173279-3

（２）ソフトウェアビジビリティ

Ａｄｄｒｅｓｓ A₈ A₇ A₆ A₅ A₄ A₃ A₂ A₁ A₀	Read/ Write	DATA Ｄ_７Ｄ_６Ｄ_５Ｄ_４Ｄ_３Ｄ_２Ｄ_１Ｄ₀	MEMO
０ｘｘｘｘ０００１	Read	２^７２^６２^５２^４２^３２^２２^１２^０右ロータリ・エンコーダカウンタ下位8bit	一定時間毎読む
０ｘｘｘｘ００１１	Read	SF ＬＲＭ２¹¹２¹⁰２^９２^８右ロータリ・エンコーダカウンタ上位4bit ＋スイッチデータ	SF:スイッチフラグ　　(SF=L・R・M,active hig) L:左スイッチ(active high) R:右スイッチ(active high) M:中央スイッチ(未使用)="1" 一定時間毎、スイッチ割り込み時に読む
０ｘｘｘｘ０１０１	Read	２^７２^６２^５２^４２^３２^２２^１２^０左ロータリ・エンコーダカウンタ下位8bit	一定時間毎読む
０ｘｘｘｘ０１１１	Read	SF ＬＲＭ２¹¹２¹⁰２^９２^８左ロータリ・エンコーダカウンタ上位4bit ＋スイッチデータ	SF:スイッチフラグ　　(SF=L・R・M,active hig) L:左スイッチ(active high) R:右スイッチ(active high) M:中央スイッチ(未使用)="1" 一定時間毎、スイッチ割り込み時に読む
０ｘｘｘｘ１００１	Write	(カウンタリセット) ｘｘｘｘｘｘ０１右ロータリ・エンコーダカウンタリセットｘｘｘｘｘｘ１０左ロータリ・エンコーダカウンタリセットｘｘｘｘｘｘ１１左右カウンタ同時リセット	右カウンタ読み込み後に行う左カウンタ読み込み後に行うスタート時に行う
０ｘｘｘｘ１０１１	Write	(割り込みenable) ｘｘｘｘｘｘｘ０割り込み不可ｘｘｘｘｘｘｘ１割り込み許可	リセット後に行う

※アドレスＡ_８より上位桁は、ジャンパ設定
※アドレスおよびデータの"ｘ"は、don't care を意味する

（３）物理仕様

Ｊ_３

ピン番号	信号名	方向	機能	備考
１	GND	－－	GND
２	CLK	←	Clock 8MHz
３	BRESET*	←	CPUリセット信号
４	D00	←→	DATA 2^０
５	D01	←→	DATA 2^１
６	D02	←→	DATA 2^２
７	D03	←→	DATA 2^３
８	D04	←→	DATA 2^４
９	D05	←→	DATA 2^５
１０	D06	←→	DATA 2^６
１１	D07	←→	DATA 2^７
１２	D08	←→	DATA 2^８	未使用
１３	D09	←→	DATA 2^９	未使用
１４	D10	←→	DATA 2¹⁰	未使用
１５	D11	←→	DATA 2¹¹	未使用
１６	D12	←→	DATA 2¹²	未使用
１７	D13	←→	DATA 2¹³	未使用
１８	D14	←→	DATA 2¹⁴	未使用
１９	D15	←→	DATA 2¹⁵	未使用
２０	BS0*	←	Byte Select(下位バイト)	BS0*=0(active)
２１	BS1*	←	Byte Select(上位バイト)	BS1*=1(negative)
２２	V-	－－	電源-12V	未使用
２３	V+	－－	電源+12V	未使用
２４	Vcc	－－	電源+5V
２５	GND	－－	GND
２６	GND	－－	GND
２７	Vcc	←	電源+5V
２８	PWR*	←	Read*Write Select	1=Read,0=Write
２９	IDA*	←	ID PROM Select 信号
３０	H1	←	high level 入力
３１	MEMSELA*	←	Memory R*W Cycle 信号	未使用
３２	H2	←	high level 入力
３３	INTSELA*	←	Interrupt Cycle 信号
３４	H3	←	high level 入力
３５	IOSELA*	←	I/O Cycle 信号
３６	H4	←	high level 入力
３７	ADDR1	←	Address 2¹
３８	H5	←	high level 入力
３９	ADDR2	←	Address 2²
４０	H6	←	high level 入力
４１	ADDR3	←	Address 2³
４２	IRQA0*	→	Interrupt 信号(割込み level=4)
４３	ADDR4	←	Address 2⁴
４４	IRQA1*	→	Interrupt 信号(割込み level=5)	未使用
４５	ADDR5	←	Address 2⁵
４６	H7	←	high level 入力
４７	ADDR6	←	Address 2⁶
４８	ACKA*	→	Acknowledge
４９	+5PSTBT	－－	VIPC310ボードのバッテリ電源	データ保存用,未使用
５０	GND	－－	GND

※方向は、本ボードへの入力信号を”←”、本ボードからの出力信号を”→”とする。また、”←→”は双方向信号である。
※方向の”－－”は、方向を考慮する必要がない（電源など）ことをあらわす。
※信号名の後ろの”＊”は、その信号がactive low 信号であることを示す。

Ｊ_５

ピン番号	信号名	方向	機能	備考
１	GND	－	GND
２	GND	－	GND
３	GND	－	GND
４	GND	－	GND
５	GND	－	GND
６	GND	－	GND
７	GND	－	GND
８	GND	－	GND
９	GND	－	GND
１０	GND	－	GND
１１	GND	－	GND
１２	GND	－	GND
１３	GND	－	GND
１４	GND	－	GND
１５	GND	－	GND
１６	GND	－	GND
１７	GND	－	GND
１８	GND	－	GND
１９	GND	－	GND
２０	GND	－	GND
２１	GND	－	GND
２２	GND	－	GND
２３	GND	－	GND
２４	GND	－	GND
２５	GND	－	GND
２６	GND	－	GND
２７	RRa	←	右ロータリ・エンコーダａ相信号
２８	GND	－	GND
２９	Vcc	－	電源+5V
３０	GND	－	GND
３１	RRb	←	右ロータリ・エンコーダｂ相信号
３２	GND	－	GND
３３	RLa	←	左ロータリ・エンコーダａ相信号
３４	GND	－	GND
３５	Vcc	－	電源+5V
３６	GND	－	GND
３７	RLb	←	左ロータリ・エンコーダｂ相信号
３８	GND	－	GND
３９	TRs*	←	右タッチセンサON信号	※※
４０	GND	－	GND
４１	TRr*	←	右タッチセンサOFF信号	※※
４２	GND	－	GND
４３	TMs*	←	中央タッチセンサON信号	未使用
４４	GND	－	GND
４５	TMr*	←	中央タッチセンサOFF信号	未使用
４６	GND	－	GND
４７	TLs*	←	左タッチセンサON信号	※※
４８	GND	－	GND
４９	TLr*	←	左タッチセンサOFF信号	※※
５０	GND	－	GND

※方向は、本ボードでの入力信号を”←”とする。
※信号名の後ろの”＊”は、その信号がactive low信号であることを示す。

（４）論理仕様　ソフトウェア編、論理仕様を参照。

Last Update:

前に戻る