目次

１．はじめに・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１

２．Ｖ−ｐｒｏｊｅｃｔの概要・・・・・・・・・・・・・・・・・・・・・・・２
　　　 ２．１　Ｖ−ｐｒｏｊｅｃｔＭＩＲＳの主な仕様 ・・・・・・・・・・・２
　　　２．２　ＭＰＵボード、基本Ｉ／Ｏボードの機能 ・・・・・・・・・・・２
　　　　　　　２．２．１　ＶＳＢＣ−１の機能・・・・・・・・・・・・・・・２
　　　　　　　２．２．２　ＶＩＰＣ３１０の機能・・・・・・・・・・・・・・３
　　　　　　　２．２．３　ＩＰ−ｄｉｇｉｔａｌ４８の機能・・・・・・・・・４
　　　 ２．３　システム構成 ・・・・・・・・・・・・・・・・・・・・・・・５
　　　２．４　作業担当 ・・・・・・・・・・・・・・・・・・・・・・・・・６

３．ロータリエンコーダボードの設計・・・・・・・・・・・・・・・・・・・・７
　　　３．１　ロータリエンコーダボードの機能 ・・・・・・・・・・・・・・７
　　　 ３．２　回路設計 ・・・・・・・・・・・・・・・・・・・・・・・・・７
　　　　　　　３．２．１　ロータリエンコーダ信号処理回路・・・・・・・・・７
　　　　　　　３．２．２　タッチセンサ信号処理回路・・・・・・・・・・・・８
　　　　　　　３．２．３　インタフェース仕様と制御回路・・・・・・・・・・８
　　　　　　　３．２．４　コネクタピンアサイン・・・・・・・・・・・・・１１
　　　３．３　ソフトウェアビジビリティ ・・・・・・・・・・・・・・・・１３
　　　　　　　 ３．３．１　ソフトウェアからの見え方・・・・・・・・・・・１３
　　　　　　　 ３．３．２　制御フロー例・・・・・・・・・・・・・・・・・１４
　　　３．４　タイミングチャート ・・・・・・・・・・・・・・・・・・・１５
　　　 ３．５　センサ接続ケーブルの設計 ・・・・・・・・・・・・・・・・１６

４．試験・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１８
　　　４．１　評価項目 ・・・・・・・・・・・・・・・・・・・・・・・・１８
　　　 ４．２　試験方法 ・・・・・・・・・・・・・・・・・・・・・・・・１８
　　　４．３　試験結果 ・・・・・・・・・・・・・・・・・・・・・・・・１９

５．ドキュメント管理方法・・・・・・・・・・・・・・・・・・・・・・・・２０

６．おわりに・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２１

７．謝辞・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２１

８．参考文献・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２１

９．付録・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２２

１．はじめに

• ラックはボードを５枚以上収納可能でバックプレーンに標準Ｂｕｓを備えている事
• ＣＰＵは６８０００でＣＬＫが１２．５ＭＨｚ以上である事
• ＭＰＵボードはＢｕｓの制御ができるものである事
• ＭＰＵボードはＲＳ２３２Ｃを備えている事
• 基本Ｉ／Ｏボードは８ビットのパラレルポートを３つ以上備えている事

２．Ｖ−ｐｒｏｊｅｃｔの概要

２．１　Ｖ−ｐｒｏｊｅｃｔＭＩＲＳの主な仕様

２．２　ＭＰＵボード、基本Ｉ／Ｏボードの機能

２．２．１　ＶＳＢＣ−１の機能

時計機能（ＲＴＣ）　：ＤＰ８５７３を搭載
　　　　　　　　　　　１２／２４時間時計、曜日カウンタ、アラーム、タイマ割り込み

割り込み　：　７つのレベルの割り込みが可能（信号ＩＲＱ１〜ＩＲＱ７を利用）
　　　　　　　割り込みマスクレジスタの設定が可能

ハードウェア監視機能　：　ＭＡＸ６９１による。４００ｍｓ（変更可）ごとに合図がないと、
　　　　　　　　　　　　異常が起きたとみなして、システムをリセットする。

タイムアウト機能　：　異常が発生して、データ転送が７μｓ停止した場合、信号を発生する。

ボード上のコネクタ：　５０ピンＳＣＳＩコネクタ
　　　　　　　　　　　４０ピンＰＩ／Ｔコネクタ

シリアルＩ／Ｏ
　　　２つのポートが使用可能　（６８５６２ＤＵＳＣＣが提供）

　オプション：　　それぞれのシリアルポートに１つずつ必要
　　　　　　　　ＲＳ−２３２Ｃ　５０〜　７６８００ボー
　　　　　　　　ＲＳ−４２２　　５０〜３０７２００ボー
　　　　　　　　ＲＳ−４８５　　５０〜５０００００ボー
　　　　　　　　２０ｍＡ　Ｃ　ループ　５０〜９６００ボー
　　　　　　　　　光ファイバによる接続は最長１キロメートル（光ファイバコネクタを含む）

パラレルＩ／Ｏ
　　　ＭＣ６８２３０ＰＩ／Ｔ
　　　　　８ビット　×　２ポート
　　　　　ハンドシェークピン　×４
　　　　　ハードウェア割り込み、タイマ割り込みが可能
　　　　　光セントロニクスアダプタが使用可能


ＶＭＥｂｕｓ　関係
　インターフェイス：　Ａ２４　Ｄ１６／８，ＭＡＳＴＥＲ
　コネクタ　　　　：　ＤＩＮ４１６１２　Ｃ　型　、９６ピン、Ｐ１コネクタ　

２．２．２　ＶＩＰＣ３１０の機能

インプット／アウトプット、メモリー、割り込みの働きを持つ。
ボード上でのバッテリーによるバックアップが可能である。
ＶＩＰＣ３１０は、３Ｕ（シングルハイト）の要素によってＶＭＥｂｕｓ　Ｓｐｅｃｉ ｆｉｃａｔｉｏｎ　Ｃ．１（ＩＥＥＥにより、Ｐ１０１４／Ｄ１．２または、ＩＥＣ ８２１　ｂｕｓとしても知られている。）と結合する。
ＩＰキャリアは、ＤＭＡボードや、６８０２０処理装置を乗せると（６Ｕ（ダブルハイト）でも可）様々な機能を利用できる。
ＩＰキャリアは、他の標準的なＩｎｄｕｓｔｒｙ　ｂｕｓでの利用もできる。ＶＩＰＣ ３１０は、ＩＰ　Ｌｏｇｉｃの接合方法に従う。
ＩＰは互いに、ＶＩＰＣ３１０の前面を通って５０ピンのフラットケーブルによって接 合される。
二つのＩＰは、”Ａ”及び”Ｂ”と名付けられている。
インターフェースの接合は、基準寸法で、ケーブルでつながれたシステムであれば、Ｉ Ｐキャリア上にディレクトリを添え付けられる。
接合ケーブルは、ＶＭＥのシャーシから、ＶＩＰＣ３１０を動かさずに、差し込み、引 き抜きができる。
ＩＰは、Ｉ／Ｏからの信号に依らずに、オン／オフができる。
どんなときでも、ＩＰは、グリーンフロントパネルの指示器が点灯していれば、ＶＭＥ ｂｕｓから、アクセスされる。
二つの表示器があり、一つづつ、相互のＩＰに用いられる。
どのアクセスに対しても、活動の指示を明確にする為に、一つ又は複数の関係のあるＬ ＥＤを点灯させる（約三分の一秒間）
ボード上のリチウムバッテリーは、こういった機能を利用するＩＰの為のバックアップ用として用いられる。
尚、バッテリーは、ＶＭＥｂｕｓ＋５　又は、ＳＴＤＢＹラインかを選択して使用でき る。
通常、バッテリーの補佐作用は、スタティックＲＡＭと、日時計に使用される。
ＩＰのＩ／Ｏは、ＶＭＥｂｕｓＡ１６／Ｄ１６空間中に位置する。 使用者と、管理者のアクセスは共に、読み取り、修正、書き込み（テスト／セット）の作業を受ける。
相互のＩＰ上にあるＩ／Ｏ空間は、ＩＰの詳細書によって、１６ビットのワードが６４ 個と決められている。
相互のＩＰが、６４語を占有するＰＲＯＭの搭載ができる。
こうして、二つのＩＰのＡ及びＢは、Ｓｈｏｒｔ　Ｉ／Ｏ空間のＶＭＥｂｕｓシステム の６４キロバイト中、５１２バイトを占有する。
割り込みは、全面的に、指示を受ける。
相互のＩＰは、二つに分割された割り込み要求により、動作を行う。
ＶＩＰＣ３１０は、ＶＭＥｂｕｓ　の、ＩＲＱ１、３、４、５の支援をする。
割込み要求を受けた相互のＩＰは、自身に８ビットのｖｅｃｔｏｒを供給しなければな らない。
このｖｅｃｔｏｒは、ＶＭＥｂｕｓに受け取りを知らせるサイクルで、割込みバス間に 供給される。
ＶＩＰＣ３１０は、ＶＭＥｂｕｓ　ＢＥＲＲの操作を受けない。
ソフトウェア上の、意味の無いアクセスは、動作していないＣＰＵボード上の停止回路バスによって、停止される。
ＶＩＰＣ３１０は、５、１２、−１２（ｖ）の電源をＬＣ　ｐｉフィルターを通して、 相互のＩＰに供給する。
これは、精密なデジタル作用とともに、アナログＩＰの使用を可能にしている。

２．２．３　ＩＰ−ｄｉｇｉｔａｌ４８の機能

　ＩＰ−Ｄｉｇｉｔａｌ４８には、ＭＣ６８２３０ＰＡＲＡＬＬＥＬ　ＩＮＴＥＲＦＡＣＥ／ＴＩＭＥＲ（ＰＩ／Ｔ）が２個搭載されている。
　ＭＣ６８２３０には、入出力ポートＡ，Ｂ，Ｃがあり、Ａ，Ｂは単方向または双方向の８ｂｉｔまたは１６ｂｉｔの入出力として使用できる。このポートはダブルバッファ内蔵である。
　ポートＣは、ＤＭＡ，タイマおよび割り込みの制御としても使用される。
　ＰＩ／Ｔは、その内部にＴＩＭＥＲを持っているが、このＴＩＭＥＲは２４ｂｉｔのダウンカウンタを含んでいる。このタイマの基本的な使い方として、

1. Ｐｅｒｉｏｄｉｃ　Ｉｎｔｅｒｒｕｐｔ　Ｇｅｎｅｒａｔｏｒ
2. 　Ｓｑｕａｒｅ　Ｗａｖｅ　Ｇｅｎｅｒａｔｏｒ
3. 　Ｄｅｖｉｃｅ　Ｗａｔｃｈｄｏｇ

２．３　システム構成

図１　システム構成図

２．４　作業担当

３．ロータリエンコーダボードの設計

３．１　ロータリエンコーダ・ボードの機能

• ロータリエンコーダの信号処理であるカウント機能
• カウンタのリセット機能
• タッチセンサによるスイッチ割込み機能
• 割込みサイクルに必要になる割込みＶＥＣＴＯＲ発生機能
• ソフトウェアによる割込みマスク機能
• 初期化機能

３．２　回路設計

３．２．１　ロータリエンコーダ信号処理回路

ロータリエンコーダ： 　ＯＭＥ−２００−２ Ｒ１：２２０Ω Ｒ２：６．２ｋΩ Ｒ３：６．２ｋΩ 　この時、ａ，ｂ相の出力波形の振幅は０．３〜４．３Ｖである。

　カウンタ回路はロータリエンコーダの信号をカウントし、２相の信号の位相差から回転方向を判断する。これまでは、フリップフロップを使ってカウンタと方向判別回路を設計してきたが、本研究ではマウス制御用カウンタＩＣ（μＰＤ４７０１Ａ）を利用した。μＰＤ４７０１Ａを利用することのメリットを、次に挙げる。
　１つめに、μＰＤ４７０１Ａがカウンタと方向判別回路の両方の回路を兼ね備えているということ。これにより、カウンタ、方向判別回路の信頼性は高上する。
　２つめに、２相式のロータリエンコーダを２つまで取付可能であるということ。μＰＤ４７０１Ａを利用すればＩＣ１チップで２つのロータリエンコーダの信号処理が行え、回路の小型化が容易にできる。回路の小型化については、ボードをＩｎｄｕｓｔｒｙＰａｃｋの形態にするためにも重要になる。
　３つめに、μＰＤ４７０１Ａのカウンタのカウント動作の点が挙げられる。これまでは、ロータリエンコーダの２相の信号のうち、片方の相のパルスの立上がりに対してカウンタをアップカウントさせ、方向はカウントとは別に２相の位相差から判別していた。それに対してμＰＤ４７０１Ａのカウンタは、２相のパルスの立上がり、立下がり全てに対してカウンタを動作させる。そのため、ボードの分解能はこれまでの４倍にまで高めることができる。ちなみにカウンタは２の歩数表示で２相の位相差から常に方向を判断し逆転の時にはダウンカウントする。
　４つめに、μＰＤ４７０１Ａの持つマウスのボタン入力ピンをタッチセンサに応用できることも挙げられる。
　カウンタリセット回路は、カウンタのリセット信号を発生させる回路である。μＰＤ４７０１Ａの２つのカウンタは独立にリセット機能を持つため、回路も２つのカウンタを別々にリセットできるようにした。

３．２．２　タッチセンサ信号処理回路

図３　μＰＤ４７０１Ａデータ出力形式
　　　出力は３ステートである

　割込みＶＥＣＴＯＲ発生回路は、割込みサイクル時にＶＩＰＣ３１０−ＩＰ間のデータバス（Ｉｎｔｅｒｎａｌ　Ｄａｔａ　Ｂｕｓ）に８ビットの割込みＶＥＣＴＯＲを載せる回路である。ＩＰからデータバスには通常μＰＤ４７０１Ａの出力データが載せられる為、バス上にμＰＤ４７０１Ａの出力データと割込みＶＥＣＴＯＲが同時に載るようなことの無いよう、３ステートのバッファを用いて割込みＶＥＣＴＯＲの出力を制御する。割込みＶＥＣＴＯＲの設定は、８ビットディップスイッチによって行う。ＩＰをＶＩＰＣ３１０に搭載するとき、両者は互いにボードの部品面を向かい合わせる事になる。ＩＰをＶＩＰＣ３１０に搭載したまま割込みＶＥＣＴＯＲの設定を行えるよう、ディップスイッチは横向きのものを使用した。

３．２．３　インタフェース仕様と制御回路

ｉ）物理インタフェース
　ＩＰの寸法と、コネクタピン番号を図４に示す。５０ピンコネクタはＡＭＰ社の１７３２７９−３である。

図４　ＩｎｄｕｓｔｒｙＰａｃｋのサイズとコネクタピン番号

ii）ソフトウェアインタフェース
　ＩＰが可能なデータ入出力のサイクルには、表１に示した８種類がある。それぞれのサイクルは４つのセレクト信号（ＩＯＳｅｌ＊，ＭｅｍＳｅｌ＊，ＩｎｔＳｅｌ＊，ＩＤＳｅｌ＊）とＲ／Ｗ＊、ＤＭＡｃｋ＊により決定される。

表１　Ｃｙｃｌｅ　Ｔｙｐｅｓ

Cycle Type	R/W*	IOSel*	MemSel*	IntSel*	IDSel*	MDAck*
Input	H	L	H	H	H	H
Output	L	L	H	H	H	H
Memory Read	H	H	L	H	H	H
Memory Write	L	H	L	H	H	H
Interrupt Ack	H	H	H	L	H	H
ID Read	H	H	H	H	L	H
IO-DMA	H/L	L	H	H	H	L
Memory-DMA	H/L	H	L	H	H	L

　すべてのサイクルで４つのセレクトサイクルのうちの１つだけａｃｔｉｖｅになる。１つのサイクルは、セレクト信号がａｃｔｉｖｅになってからＩＰがＡｃｋ＊を返すまでである。
　図５に、最短の場合のＩｎｐｕｔ、Ｏｕｔｐｕｔサイクルのタイミングチャートを示す。
　また、図６にタイミングの規定を示す。なお、図６中のＩＰ Ｃａｒｒｉｅｒは本研究ではＶＩＰＣ３１０の事を指す。

図５　Ｆａｓｔｅｓｔ　Ｉ／Ｏ　Ｃｙｃｌｅ

図６　ＩＰ　Ｄｅｔａｉｌｅｄ　Ｔｉｍｉｎｇ　Ｄｉａｇｒａｍ

　制御回路は、以上のような仕様を満たすように設計しなければならない。
　制御回路では、セレクト信号、アドレス、データなどをデコードしてＣＰＵからの命令を解読し、ＣＬＫと同期を取り、ロータリエンコーダ信号処理回路やタッチセンサ信号処理回路に必要な信号を送ったり、命令に応じたデータをＣＰＵ側に返したりする。ＩＰの大きさを考慮して、回路をＰＬＤで作製することにした。

３．２．４　コネクタピンアサイン

表２　コネクタＪ_３

Ｎｏ．	信号名	方向	内容	備考
１	GND	--	GND
２	CLK	←	Clock 8MHz
３	BRESET*	←	CPUؾ¯Ä信号
４	D00	←→	DATA 20
５	D01	←→	DATA 21
６	D02	←→	DATA 22
７	D03	←→	DATA 23
８	D04	←→	DATA 24
９	D05	←→	DATA 25
１０	D06	←→	DATA 26
１１	D07	←→	DATA 27
１２	D08	←→	DATA 28	未使用
１３	D09	←→	DATA 29	未使用
１４	D10	←→	DATA 210	未使用
１５	D11	←→	DATA 211	未使用
１６	D12	←→	DATA 212	未使用
１７	D13	←→	DATA 213	未使用
１８	D14	←→	DATA 214	未使用
１９	D15	←→	DATA 215	未使用
２０	BS0*	←	Byte Select　(下位ÊÞ²Ä)	BS0*=0 (active)
２１	BS1*	←	Byte Select　(上位ÊÞ²Ä)	BS1*=1 (negative）
２２	V-	--	電源-12V	未使用
２３	V+	--	電源+12V	未使用
２４	Vcc	--	電源+5V
２５	GND	--	GND
２６	GND	--	GND
２７	Vcc	--	電源+5V
２８	PWR*	←	Read*Write Select	1=Read，0=Write
２９	IDA*	←	ID PROM Select 信号
３０	H1	←	high level 入力
３１	MEMSELA*	←	Memory R*W Cycle 信号	未使用
３２	H2	←	high level 入力
３３	INTSELA*	←	Interrupt Cycle 信号
３４	H3	←	high level 入力
３５	IOSELA*	←	I/O Cycle 信号
３６	H4	←	high level 入力
３７	ADDR1	←	Address 21
３８	H5	←	high level 入力
３９	ADDR2	←	Address 22
４０	H6	←	high level 入力
４１	ADDR3	←	Address 23
４２	IRQA0*	→	Interrupt 信号 (割込み level=4)
４３	ADDR4	←	Address 24
４４	IRQA1*	→	Interrupt 信号 (割込み level=5)	未使用
４５	ADDR5	←	Address 25
４６	H7	←	high level 入力
４７	ADDR6	←	Address 26
４８	ACKA*	→	Acknowledge
４９	+5PSTBT	--	VIPC310ボードのÊÞ¯ÃØ°電源	ÃÞ°À保存用¤未使用
５０	GND	--	GND

表３　コネクタＪ_５

Ｎｏ．	信号名	方向	内容	備考
１	GND	--	GND
２	GND	--	GND
３	GND	--	GND
４	GND	--	GND
５	GND	--	GND
６	GND	--	GND
７	GND	--	GND
８	GND	--	GND
９	GND	--	GND
１０	GND	--	GND
１１	GND	--	GND
１２	GND	--	GND
１３	GND	--	GND
１４	GND	--	GND
１５	GND	--	GND
１６	GND	--	GND
１７	GND	--	GND
１８	GND	--	GND
１９	GND	--	GND
２０	GND	--	GND
２１	GND	--	GND
２２	GND	--	GND
２３	GND	--	GND
２４	GND	--	GND
２５	GND	--	GND
２６	GND	--	GND
２７	RRa	←	右ロータリ・エンコーダａ相信号
２８	GND	--	GND
２９	Vcc	--	電源+5V
３０	GND	--	GND
３１	RRb	←	右ロータリ・エンコーダｂ相信号
３２	GND	--	GND
３３	RLa	←	左ロータリ・エンコーダａ相信号
３４	GND	--	GND
３５	Vcc	--	電源+5V
３６	GND	--	GND
３７	RLb	←	左ロータリ・エンコーダｂ相信号
３８	GND	--	GND
３９	TRs*	←	右À¯Á¾Ý»ON信号
４０	GND	--	GND
４１	TRr*	←	右À¯Á¾Ý»OFF信号
４２	GND	--	GND
４３	TMs*	←	中央À¯Á¾Ý»ON信号
４４	GND	--	GND
４５	TMr*	←	中央À¯Á¾Ý»OFF信号
４６	GND	--	GND
４７	TLs*	←	左À¯Á¾Ý»ON信号
４８	GND	--	GND
４９	TLr*	←	左À¯Á¾Ý»OFF信号
５０	GND	--	GND

３．３　ソフトウェアビジビリティ

３．３．１　ソフトウェアからの見え方

３．２．２　制御フロー例

図７　制御フロー例

３．４　タイミングチャート

図８　カウンタリードサイクル

　カウンタリードサイクルでは、カウント値の読み出しとタッチセンサステータスの読み出しを行う。

図９　カウンタリセットサイクル

　カウンタリセットサイクルでは、カウンタのリセット信号を発生させカウンタをリセットする。カウンタのリセットは、左右別々にも、同時にも行える。

図１０　割込みＡｃｋサイクル

　割込みＡｃｋサイクルは、タッチセンサによる割込みが発生した時に行う。割込みＶＥＣＴＯＲはＡｃｋをＡｃｔｉｖｅにしてからＣＬＫの立ち上がり後４０ｎｓ以内に確定しなければならない（図３ Acknowledge Valid Delay）。しかし、この設計では割込みＶＥＣＴＯＲが確定するのに最大で４２ｎｓかかるので、いつでも確実に動作するという保証はない。しかし、この４２ｎｓは、ＰＬＤと３ステートのバッファ（７４ＬＳ２４４）の２つのＩＣが同時に最大の遅延時間になった場合であり、その様な可能性は低く、さらに、３ステートのバッファの出力遅延時間の標準値は最大の場合よりも１０ｎｓ短いから、たいていの場合割込みＶＥＣＴＯＲはＣＬＫの立ち上がり後４０ｎｓ以内に確定すると考えられる。より確実な方法として、ＩＣをＬＳシリーズからＨＣシリーズに変えるという事も挙げられるが、ＬＳシリーズを用いても問題はないと判断した。

図１１　バスリセットによる初期化

　バスリセットは、電源投入時に自動的に行われる。リセット信号がＡｃｔｉｖｅな状態は、実際には数百ｍｓ続くが図７では省略している。

３．５　センサ接続ケーブルの設計

図１２　ケーブル外観

４．試験

４．１　評価項目

1. ロータリエンコーダの出力波形の測定
2. カウント値の読み出し
3. カウンタリセット信号の発生
4. タッチセンサ信号の測定
5. 割り込み信号の発生
6. 割り込みベクタの発生
7. 割り込み許可、不許可の切り替え
8. 割り込み不許可時のタッチセンサの信号処理
9. バスリセットによる初期化の確認
10. タイミングの確認
11. 使用範囲内での動作保証

４．２　試験方法

４．３　試験結果

表５　ロータリエンコーダと回転計による回転数の比較

duty比 (％)	カウント値 (/100ms)	Û°Àشݺ°ÀÞの回転数 (rpm)	�@ 計算による駆 動輪の回転 (rpm)	�A 回転計による駆動輪の回転数 (rpm)	�A-�@ (rpm)
0	0	0	0	0	0
20	161	120.8	67.1	67	-0.1
40	284	213	118.3	118	-0.3
60	337	252.8	140.4	140	-0.4
80	364	273	151.7	152	0.3
100	370	277.5	154.2	154	-0.2

　タコメータの持つ測定誤差は、１ｒｐｍであり、ロータリエンコーダの測定値はタコメータによる測定値と良く一致した。このギヤ比の場合、少なくとも１５０ｒｐｍまでの回転数は測定できた。１５０ｒｐｍとは、駆動輪の直径が約８ｃｍであるからこのギヤ比の場合、ＭＩＲＳの速度は約６２．８ｃｍ／ｓとなる。これだけの速度で安定した測定ができればＭＩＲＳへの使用には十分だと判断した。

５．ドキュメント管理方法

図１３　製造関係資料の体系

６．おわりに

７．謝辞

８．参考文献

• ＶＳＢＣ−１ Users　Manual,PEP　Modular　Computers,1989
• ＶＩＰＣ３１０ Users　Manual,Green　Spring　Computers,1989
• IP-Digital48 Users　Manual,Green　Spring　Computers,1993
• IndystryPackTM Logic Interface Specification Revision 0.7.1
• データブック汎用ディジタルＩＣ：ＮＥＣ　１９９３／１９９４

９．付録

1. ロータリエンコーダ・ボード第２版詳細設計書・・・・・・・・・・２３
2. ロータリエンコーダ・ボード第２版回路図・・・・・・・・・・・・２７
3. ロータリエンコーダ・ボード第２版部品表・・・・・・・・・・・・２８
4. ロータリエンコーダ・ボード第２版作製手順書・・・・・・・・・・３０
5. ＲＥ＿ＶＩＰＣ３１０接続ケーブル仕様書・・・・・・・・・・・・３３
6. ロータリエンコーダ・ボード取扱い説明書・・・・・・・・・・・・３６

１．はじめに

　ロータリエンコーダ・ボードの詳細は、次に挙げる通りである。

２．回路と使用部品について

２．１　カウンタ部

　カウンタ部では、ロータリエンコーダの信号処理を行う。エンコーダ用カウンタＩＣμＰＤ４７０１Ａ（以後カウンタＩＣと呼ぶ：ＮＥＣ）を用いて、ロータリ・エンコーダの回転数をカウントする。この時、ロータリ・エンコーダの信号がカウンタＩＣのスレッショルドレベルを満たすように抵抗値（Ｒ１〜Ｒ６）を設定する。この値は、使用するロータリ・エンコーダ毎にも変わってくるが、今回は実験によりＲ１、Ｒ２、Ｒ４、Ｒ５を６．２ｋΩ、Ｒ３、Ｒ６を２２０Ωとした。

２．２　スイッチ部

　カウンタ部に用いたカウンタＩＣで、タッチセンサの信号処理も行う。タッチセンサには、チャッタレススイッチを用いる。チャタリング除去回路にはＳ-Ｒフリップフロップを用い、７４ＬＳ２７９で作製する。カウンタＩＣによりタッチセンサの状態を読み取り、スイッチフラグ（以後ＳＦ＊）を発生させる。なお、このＳＦ＊を制御回路に取り込んで割込み信号を発生させる。

２．３　制御回路

　制御回路部では、Ｉ／Ｏボードとのインタフェースを行う。その役目は、ＣＰＵからの命令の解読と、タイミングの制御、割込み信号の発生、バスリセット時のボードの初期化である。ボードは、バスリセット時にはカウンタをリセットし、タッチセンサの割り込みを禁止する。回路の小型化の為に、ＰＬＤ（１６Ｖ８）２個を用いて作製する。

２．４　割込みＶＥＣＴＯＲ発生回路

　割込み時の割込みＶＥＣＴＯＲは、ロータリエンコーダのカウント値を出力するのと同じデータバスにのせるので、カウント値と割込みＶＥＣＴＯＲの出力の切り替えに３ステートバッファを用いる。回路は７４ＬＳ２４４を用いて作製する。割込みＶＥＣＴＯＲの設定用に８ビットのディップスイッチを用いる。スイッチは、ロータリエンコーダ・ボードをＩ／Ｏボードに搭載したままでも操作できるように横向きのディップスイッチＡ６ＤＲ−８を用いる。

３．タイミングチャート

　図１にカウンタリードサイクルのタイミングチャートを、図２にカウンタリセットサイクルのタイミングチャートを、図３に割込みサイクル（割込みVECTOR読込みサイクル）のタイミングチャートを、図４にバスリセット時のタイミングチャートをそれぞれ示す。なお、ＣＬＫは８ＭＨｚ（Ｔ＝１２５ｎｓ）である。

図１　カウンタリードサイクル

図２　カウンタリセットサイクル

図３　割込みサイクル（割込みVECTOR読込みサイクル）

図４　バスリセットによる初期化

　　※　実際はバスリセットがアクティブな状態（”Ｌ”レベル）は数百ｍｓ続く。

４．部品表

初版基板の部品表はＶ９４−ＣＡＲＤ−３０１である。
２版基板の部品表はＶ９４−ＣＡＲＤ−３０２である。

ROTARYENCODER-TOUCHSENSOR BOARD               Revised:   January 26, 1995
                                              Revision: 1
Bill Of Materials              January   26, 1995     17:21:02     Page    1

 Item  Quantity  Reference                 Part               
___________________________________________________________

    1       5    C1,C2,C3,C4,C5            104                

    2       1    IC1                       UPD4701A           

    3       1    IC2                       74LS279            

    4       1    IC3                       74LS244            

    5       2    IC4,IC5                   GAL16V8
						　　IC4:V94-PART-003（ＰＬＤデータファイル）
						　　IC5:V94-PART-004（ＰＬＤデータファイル）
           
    6       3    JP1,JP2,JP3               PS-10PF-D4T1-PKL1  

    7       2    J5,J3                     173279-3           

    8       4    R1,R2,R4,R5               6.2KΩ               

    9       2    R3,R6                     220Ω                

   10       2    R7,R8                     R 8LADDER 1KΩ       

   11       1    S1                        A6DR-8100          

   12       2    ICソケット			20pin


回路図（OrCADファイル）：Ｖ９４−ＣＡＲＤ−２０２

パターン図（パターンCADファイル）：Ｖ９４−ＣＡＲＤ−４０２

作成手順書：Ｖ９４−ＳＰＥＣ−０１２

検査仕様書：Ｖ９４−ＳＰＥＣ−０１０

取扱い説明書：Ｖ９４−ＳＰＥＣ−０１１

１．目的
　本ドキュメントは，ロータリエンコーダボード第２版（Ｖ９４−ＰＡＲＴ−００３，Ｖ９４−ＰＡＲＴ−００４，Ｖ９４−ＣＡＲＤ−＊０２）の作成法を明確にすることを目的とする。

２．適用範囲
　本ドキュメントは，ロータリエンコーダボード第２版（Ｖ９４−ＰＡＲＴ−００３，Ｖ９４−ＰＡＲＴ−００４，Ｖ９４−ＣＡＲＤ−＊０２）に対して適用する。

３．作成方法
　以下の手順でロータリエンコーダボードを作成する。

ｉ）基板を焼く

　両面基板にパターンを焼き付け、エッチングする。パターンは、V94-CARD-402（パターンCADファイル）を用いる。パターンは、両面基板の半田面と部品面で別々のファイル（半田面：ＲＴＥＮＣ２Ｈ．ＤＢＨ，部品面：ＲＴＥＮＣ２Ｂ．ＤＢＨ）になっているので注意してください。エッチングが終わったら基板を正確な大きさに切る。特に基板の横幅は、いっぱいまでパターンが引かれているのでＩＣ１及びディップスイッチのランドが削れるぐらいまで基板を削る事（図１の概観図で基板寸法を参照してください）。

図１　ロータリエンコーダボード概観図

ii）基板に穴を開ける

　ドリルは０．８ｍｍを用いる。但し基板の四隅にある大き目のランドはIndustryPackをI/Oボードに固定する時のねじ穴であるので２．５ｍｍのドリルで穴を開ける。

注意
　穴の位置は、必ずランドの中心にあるわけではありません。プリント基板に焼き付けたパターンで解りにくい場合は、V94-CARD-402（パターンCADファイル）を参照してください。場合によってはランドの内径がつぶれて穴の位置がうまく定まらない事があるので、必要に応じてポンチ等を活用してください。
　２つの５０ピンコネクタは、ドリルの穴がきれいに整列していないと基板に差し込む時に特に苦労するので注意してください。

　　　　　　　　　　　　　　　　

iii)半田付け

　部品を基板に乗せる前に、必ず基板の表と裏（部品面と半田面）を結ぶ作業をします。基板を部品面から見た時（パターンCADファイルでの、LAYER１）に、ランドが部品の足以外の所にあるものは、全て裏側の半田面と結びます。抵抗などの足の切った残りや被服をはいだ導線などを差し込み、両面を半田付けしてください。この作業は、全部で２５ヶ所あります。結びおわったら、しっかりとつながっているかどうか、導通チェックをしてください。
　基板を部品面から見た時（パターンCADファイルでの、LAYER１）にランドが部品の足の所にあるもの（ＩＣ１、ＩＣ２、ＩＣ３、Ｒ４、Ｒ５、ＲＡ８、Ｃ２、Ｃ３、Ｃ４の９パーツ、２８ヶ所）は、取り付けた部品の足の部品面側も半田付けします。
　部品の取り付けには、順番があります。必ず順番を守って取り付けてください（順番を間違えると、半田付けが困難になります）。
　　�@Ｒ１〜Ｒ６，Ｃ１，ＩＣ１，Ｃ２，ＩＣ２の取り付け
　　�AＣ３，ＩＣ３，ＲＡ８，Ｃ４の取り付け
　　�Bその他の部品の取り付け
　�@、�Aでは部品面の半田付けもあるので注意すること。ＩＣ４とＩＣ５はＰＬＤなので、ＩＣソケットを取り付けてください。

iv）ＰＬＤを焼く

　ＰＬＤの書き込みデータは、１つのＩＣにつき１つのディレクトリを用意してあります。必要なディレクトリは、部品表から検索してください。ディレクトリには、テキスト形式で論理式を記したソースファイル（拡張子：ＰＤＳ）と、ソースファイルから作成したドキュメントファイル（拡張子：ＤＯＣ）、ＰＬＤライタ用にコンパイルしたファイル（拡張子：ＪＥＤ）の３つのファイルがあります。これらをフロッピーディスクに読み出しＰＬＤライタに読み込ませてＰＬＤの焼き付けを行ってください。
　ＰＬＤを焼いたら基板に載せて完成です。

１．目的
　本ドキュメントは，ロータリエンコーダボード初版（Ｖ９４−ＰＡＲＴ−００１，Ｖ９４−ＰＡＲＴ−００２，Ｖ９４−ＣＡＲＤ−ｘ０１）、及び２版（Ｖ９４−ＰＡＲＴ−００３，Ｖ９４−ＰＡＲＴ−００４，Ｖ９４−ＣＡＲＤ−ｘ０２）の使用の際に用いる接続ケーブルの作成法を明らかにする事を目的とする。

２．適用範囲
　本ドキュメントは，ロータリエンコーダボード初版（Ｖ９４−ＰＡＲＴ−００１，Ｖ９４−ＰＡＲＴ−００２，Ｖ９４−ＣＡＲＤ−ｘ０１）、及び２版（Ｖ９４−ＰＡＲＴ−００３，Ｖ９４−ＰＡＲＴ−００４，Ｖ９４−ＣＡＲＤ−ｘ０２）に対して適用する。

１．ケーブルの外観
　Ｉ／Ｏボード（ＶＩＰＣ３１０）に取り付ける為の５０ピンコネクタに、ケーブルをつなげます。Ｉ／Ｏボードのコネクタが５０ピンなので、ケーブルのコネクタも５０ピンにする必要がありますが、５０ピンのうちの必要な信号は、２７番ピンから５０番ピンまでの２４本なので、ケーブルは５０芯である必要はありません。２７番ピンよりも若いピン番号の所には、ケーブルをつなぐ必要はありません。もしも２７番ピンよりも若いピン番号の所にケーブルをつないだ時には、邪魔になるようならコネクタの根元で切ってしまって問題ありません（図１）。

図１　ケーブル外観

２．部品表

番号	部品名	型番	数量	適用
１	５０ピンコネクタ（雌型）	ÌׯĹ°ÌÞÙ用２列	１	ＣＮ１
２	５ピンコネクタ（雌型）	５１０２−０５	２	ＣＮ２，ＣＮ３
３	スイッチ	ＳＳ−５ＧＬ	３	ＴＳ１〜ＴＳ３
４	ケーブル	（５０芯）	適当な長さ

３．布線表

番号	ＦＲＯＭ	ＴＯ	信号名	内容
１	ＣＮ１＿２７	ＣＮ２＿１	RRa	右ロータリ・エンコーダａ相信号
２	ＣＮ１＿２８	ＣＮ２＿２	GND	GND
３	ＣＮ１＿２９	ＣＮ２＿３	Vcc	電源+5V
４	ＣＮ１＿３０	ＣＮ２＿４	GND	GND
５	ＣＮ１＿３１	ＣＮ２＿５	RRb	右ロータリ・エンコーダｂ相信号
６	ＣＮ１＿３２		GND	GND　※１
７	ＣＮ１＿３３	ＣＮ３＿１	RLa	左ロータリ・エンコーダａ相信号
８	ＣＮ１＿３４	ＣＮ３＿２	GND	GND
９	ＣＮ１＿３５	ＣＮ３＿３	Vcc	電源+5V
１０	ＣＮ１＿３６	ＣＮ３＿４	GND	GND
１１	ＣＮ１＿３７	ＣＮ３＿５	RLb	左ロータリ・エンコーダｂ相信号
１２	ＣＮ１＿３８		GND	GND　※１
１３	ＣＮ１＿３９	ＴＲ１＿３	TRs*	右À¯Á¾Ý»ON信号
１４	ＣＮ１＿４０	ＴＲ１＿１	GND	GND
１５	ＣＮ１＿４１	ＴＲ１＿２	TRr*	右À¯Á¾Ý»OFF信号
１６	ＣＮ１＿４２		GND	GND　※１
１７	ＣＮ１＿４３	ＴＲ２＿３	TMs*	中央À¯Á¾Ý»ON信号
１８	ＣＮ１＿４４	ＴＲ２＿１	GND	GND
１９	ＣＮ１＿４５	ＴＲ２＿２	TMr*	中央À¯Á¾Ý»OFF信号
２０	ＣＮ１＿４６		GND	GND　※１
２１	ＣＮ１＿４７	ＴＲ３＿３	TLs*	左À¯Á¾Ý»ON信号
２２	ＣＮ１＿４８	ＴＲ３＿１	GND	GND
２３	ＣＮ１＿４９	ＴＲ３＿２	TLr*	左À¯Á¾Ý»OFF信号
２４	ＣＮ１＿５０		GND	GND　※１

※１　接続先の指定の無いＧＮＤは、最寄りのＧＮＤ線とまとめてしまうかケーブルをセンサ毎に裂いた根元の部分でカットして下さい。
　注）　タッチスイッチのピン番号は変則的なので、図１を参照してください。タッチセンサを取り付けない場合はタッチセンサの信号線をカットしてかまいません。

１．目的
　本ドキュメントは，ロータリエンコーダボード初版（Ｖ９４−ＰＡＲＴ−００１，Ｖ９４−ＰＡＲＴ−００２，Ｖ９４−ＣＡＲＤ−ｘ０１）、及び２版（Ｖ９４−ＰＡＲＴ−００３，Ｖ９４−ＰＡＲＴ−００４，Ｖ９４−ＣＡＲＤ−ｘ０２）の使用法を明確にすることを目的とする。

２．適用範囲
　本ドキュメントは，ロータリエンコーダボード初版（Ｖ９４−ＰＡＲＴ−００１，Ｖ９４−ＰＡＲＴ−００２，Ｖ９４−ＣＡＲＤ−ｘ０１）、及び２版（Ｖ９４−ＰＡＲＴ−００３，Ｖ９４−ＰＡＲＴ−００４，Ｖ９４−ＣＡＲＤ−ｘ０２）に対して適用する。

３．取付方法
　１）ロータリエンコーダボードをI/Oボード(VIPC310)に載せる
　　　　ロータリエンコーダボードは、必ず IndustryPack A 側に取り付けます。
　２）センサ類をI/Oボード(VIPC310)に取り付ける
　　　　ロータリエンコーダ、タッチセンサのケーブルはＲＥ−Ｉ／Ｏボード接続ケーブル（Ｖ９４−ＰＡＲＴ−００９）を用います。ケーブルは、Ｉ／ＯボードのコネクタＪＡ(IndustryPack AのI/O用のコネクタ）に、向きを確認して取り付けます。
　　　　ただし、もしもタッチセンサの取付個数が３個未満である時には、センサの取付けに加えて次の作業を行ってください。
　　　　ロータリ・エンコーダ・ボードに取り付け可能な３つのタッチセンサのうちの、取り付けないタッチセンサに対応するロータリ・エンコーダ・ボード上のジャンパを全てつなぎます。センサとジャンパの対応は、右タッチセンサがジャンパＲ、中央タッチセンサがジャンパＭ、左タッチセンサがジャンパＬとなっています。図１のロータリエンコーダ・ボードの外観を参考にしてください。

図１　ロータリエンコーダ・ボード外観図

４．使用方法
　１）はじめに
　　　　ロータリ・エンコーダ・ボードは、ＣＰＵリセットの信号で初期化されるように設計されています。初期化の内容は、次のとおりです。

• カウンタのカウント値は全て０になります
• 発生していた割込み信号は全て取り消されます
• リセット後は割込みはマスクされ、ソフトウェアによる割込みの許可を行うまでは、割込みはかかりません

　２）ロータリ・エンコーダのカウント値を読む
　　　　ロータリエンコーダボードの、ソフトウェアビジビリティは次の表１の通りである。

表１　ソフトウェアビジビリティ

Address A8A7A6A5A4A3A2A1A0	Read 　/ Write	DATA D7 D6 D5 D4 D3 D2 D1 D0	MEMO
0 x x x x 0 0 0 0	Read	２7２6２5２4２3２2２1２0 　右Û°ÀØ¥´Ýº°ÀÞ¶³ÝÀ下位8ËÞ¯Ä	一定時間毎読む
0 x x x x 0 0 1 0	Read	SF Ｌ Ｒ Ｍ ２11２10２9２8 　右Û°ÀØ¥´Ýº°ÀÞ¶³ÝÀ上位4ËÞ¯Ä 　+½²¯ÁÃÞ°À	SF:½²¯ÁÌ×¸Þ 　　(SF=L¥R¥M,active low) L:左½²¯Á(active low) R:右½²¯Á(active low) M:中央½²¯Á(active low) 一定時間毎¤½²¯Á割込み時に読む
0 x x x x 0 1 0 0	Read	２7２6２5２4２3２2２1２0 　左Û°ÀØ¥´Ýº°ÀÞ¶³ÝÀ下位8ËÞ¯Ä	一定時間毎読む
0 x x x x 0 1 1 0	Read	SF Ｌ Ｒ Ｍ ２11２10２9２8 　左Û°ÀØ¥´Ýº°ÀÞ¶³ÝÀ上位4ËÞ¯Ä 　+½²¯ÁÃÞ°À	SF:½²¯ÁÌ×¸Þ 　　(SF=L¥R¥M,active low) L:左½²¯Á(active low) R:右½²¯Á(active low) M:中央½²¯Á(active low) 一定時間毎¤½²¯Á割込み時に読む
0 x x x x 1 0 0 0	Write	(¶³ÝÀؾ¯Ä) x　x x x x x ０ １ 　　　 右Û°ÀØ¥´Ýº°ÀÞ¶³ÝÀؾ¯Ä x x x x x x １ ０ 　　　 左Û°ÀØ¥´Ýº°ÀÞ¶³ÝÀؾ¯Ä x x x x x x １ １ 　　　 　　左右¶³ÝÀ同時ؾ¯Ä	右¶³ÝÀ読み込み後に行う 左¶³ÝÀ読み込み後に行う ½À°Ä時に行う
0 x x x x 1 0 1 0	Write	(割込みenable) x x x x x x x ０ 　　　　　　 　　 割込み不可 x x x x x x x １ 　　　　　 　　　 割込み許可	ؾ¯Ä後に行う

※ ｱﾄﾞﾚｽおよびﾃﾞｰﾀの "x" は、don't care を意味する。

　　　　また、図２に制御フローの例を示す。
　　　　初期設定では、左右のカウンタのリセットと必要に応じて割り込み許可を行う。カウンタを読むときには、下位８ビット、上位４ビット、カウンタリセットの３つを連続して処理すること。
　　　　ロータリ・エンコーダのカウント値を読む間隔は、特に規定しない。ロータリ・エンコーダのカウント値が２０４７まで（カウンタは１２ビットの２の補数表示であり、最上位ビットは符号ビットとして扱われる）であることと、各自が設計したＭＩＲＳの最高速度とギヤ比（駆動輪とロータリ・エンコーダの回転数の比、及び両者の回転方向の関係）とを考慮して設定してもらいたい。

図２　制御フロー例

図３　カウント動作

　３）タッチセンサを動作させる

　　　　タッチセンサを働かせるためには、次のことを行わなければなりません。

　　ｉ）タッチセンサを取り付ける

　タッチセンサは３個まで取付け可能です。ただし、取付個数が３個未満の時にはジャンパをつなぐ作業を行ってください（「３．取付方法 ２）センサ類をI/Oボード(VIPC310)に取り付ける」 を参照してください）。ジャンパは、タッチセンサを取り付ける代わりにタッチセンサのＯＦＦの状態を強制的に作り出すものなので、タッチセンサを接続したのにジャンパをつないだり、タッチセンサを接続しないところのジャンパをつなげ忘れたりといった事のないように注意してください。

　　ii）ＶＭＥラックのバックプレーンの設定をする

　割込み信号をＭＰＵボードにつなぐため、ＶＭＥラックのバックプレーンの設定を行う。詳細は、ＶＭＥｂｕｓのマニュアルを参照する事。

　　iii)ＶＭＥBus InterruptMaskResister の設定をする

　必要な割込みレベルにあわせてInterruptMaskResisterの設定をする。タッチセンサの割込みレベルはレベル４である。設定についての詳細は､ VSBC-1 USERS MANUAL を参照する事。

　　iv）割込みVectorを設定する

　割込みVectorは、タッチセンサにより割込みが発生した時に、割込みサイクルへ移動するために必要になります。割込みVectorは、割込みサイクルに移るためのアドレスの下位８ビットになります。
　割込みVectorの設定は、ロータリ・エンコーダ・ボードにあるディップスイッチで行います。ディップスイッチのＳＷ８がアドレスA0,ＳＷ７がアドレスA1,以下ＳＷ６、ＳＷ５、ＳＷ４、ＳＷ３、ＳＷ２、ＳＷ１がそれぞれA2,A3,A4,A5,A6,A7の設定となります。また、スイッチＯＮ（＝make）で論理”０”、スイッチＯＦＦ（＝break）で論理”１”となります。

'94MIRS V-Project仕様書体系へ戻る