Ｖ９４−ＣＡＲＤ−１０２

ロータリエンコーダ・ボード
詳細設計書

改訂記録

項　番	版　数	年月日	作　成　者	改　訂　内　容
1	初　版	95,3,8	海野
2	２　版	95,3,8	海野	ｐ４　２版部品表追加
3
4
5
6
7

１．はじめに

　ロータリエンコーダ・ボードの詳細は、次に挙げる通りである。

２．回路と使用部品について

２．１　カウンタ部

　カウンタ部では、ロータリエンコーダの信号処理を行う。エンコーダ用カウンタＩＣμＰＤ４７０１Ａ（以後カウンタＩＣと呼ぶ：ＮＥＣ）を用いて、ロータリ・エンコーダの回転数をカウントする。この時、ロータリ・エンコーダの信号がカウンタＩＣのスレッショルドレベルを満たすように抵抗値（Ｒ１〜Ｒ６）を設定する。この値は、使用するロータリ・エンコーダ毎にも変わってくるが、今回は実験によりＲ１、Ｒ２、Ｒ４、Ｒ５を６．２ｋΩ、Ｒ３、Ｒ６を２２０Ωとした。

２．２　スイッチ部

　カウンタ部に用いたカウンタＩＣで、タッチセンサの信号処理も行う。タッチセンサには、チャッタレススイッチを用いる。チャタリング除去回路にはＳ-Ｒフリップフロップを用い、７４ＬＳ２７９で作製する。カウンタＩＣによりタッチセンサの状態を読み取り、スイッチフラグ（以後ＳＦ＊）を発生させる。なお、このＳＦ＊を制御回路に取り込んで割込み信号を発生させる。

２．３　制御回路

　制御回路部では、Ｉ／Ｏボードとのインタフェースを行う。その役目は、ＣＰＵからの命令の解読と、タイミングの制御、割込み信号の発生、バスリセット時のボードの初期化である。ボードは、バスリセット時にはカウンタをリセットし、タッチセンサの割り込みを禁止する。回路の小型化の為に、ＰＬＤ（１６Ｖ８）２個を用いて作製する。

２．４　割込みＶＥＣＴＯＲ発生回路

　割込み時の割込みＶＥＣＴＯＲは、ロータリエンコーダのカウント値を出力するのと同じデータバスにのせるので、カウント値と割込みＶＥＣＴＯＲの出力の切り替えに３ステートバッファを用いる。回路は７４ＬＳ２４４を用いて作製する。割込みＶＥＣＴＯＲの設定用に８ビットのディップスイッチを用いる。スイッチは、ロータリエンコーダ・ボードをＩ／Ｏボードに搭載したままでも操作できるように横向きのディップスイッチＡ６ＤＲ−８を用いる。

３．タイミングチャート

　図１にカウンタリードサイクルのタイミングチャートを、図２にカウンタリセットサイクルのタイミングチャートを、図３に割込みサイクル（割込みVECTOR読込みサイクル）のタイミングチャートを、図４にバスリセット時のタイミングチャートをそれぞれ示す。なお、ＣＬＫは８ＭＨｚ（Ｔ＝１２５ｎｓ）である。

図１　カウンタリードサイクル

図２　カウンタリセットサイクル

図３　割込みサイクル（割込みVECTOR読込みサイクル）

図４　バスリセットによる初期化

　　※　実際はバスリセットがアクティブな状態（”Ｌ”レベル）は数百ｍｓ続く。

４．部品表

初版基板の部品表はＶ９４−ＣＡＲＤ−３０１である。
２版基板の部品表はＶ９４−ＣＡＲＤ−３０２である。

'94MIRS V-Project仕様書体系へ戻る