ロータリー・タッチセンサボード
（１）ロータリエンコーダ・ボードの機能解説
ロータリエンコーダ・ボードは、ロータリエンコーダ信号処理回路とタッチセンサ
信号処理回路を１つにまとめ、ＩｎｄｕｓｔｒｙＰａｃｋの形態にしたものである。
ボードには、２相式のロータリエンコーダを２つと、タッチセンサを３つまで取付可能とする。
ボードの機能は次のとおりである。
ロータリエンコーダの信号処理であるカウント機能
カウンタのリセット機能
タッチセンサによるスイッチ割込み機能
割込みサイクルに必要になる割込みＶＥＣＴＯＲ発生機能
ソフトウェアによる割込みマスク機能
初期化機能
（２）回路構成
ロータリエンコーダ・ボードは、大別してロータリエンコーダ信号処理回路とタッチセンサ
信号処理回路、そしてＶＩＰＣ３１０とのインタフェースのための制御回路から成る。
１）ロータリエンコーダ信号処理回路
ロータリエンコーダ信号処理回路は、ロータリエンコーダの２相の信号から
ロータリエンコーダの回転数と回転方向を測定し、ＣＰＵの命令にしたがって
データの出力を行う。
回路はロータリエンコーダ接続回路とカウンタ回路、カウンタリセット回路から成る。
ロータリエンコーダ接続回路はロータリエンコーダの出力波形が論理回路
の”Ｈ”、”Ｌ”レベルを満足するように振幅を設定するためのものである。
この回路は、使用するロータリエンコーダに合わせて設計する必要がある。しかし、
これまでのＭＩＲＳ開発に用いられてきたロータリエンコーダと同じものを使用するため、
ロータリエンコーダ接続回路は新しくは設計せずこれまでのものをそのまま用いた。
図２にロータリエンコーダ接続回路を示す。
カウンタ回路はロータリエンコーダの信号をカウントし、２相の信号の位相差から回転方向を判断する。
これまでは、フリップフロップを使ってカウンタと方向判別回路を設計してきたが、
ここではマウス制御用カウンタＩＣ（μＰＤ４７０１Ａ）を利用する。μＰＤ４７０１Ａ
を利用することのメリットを、次に挙げる。
１つめに、μＰＤ４７０１Ａがカウンタと方向判別回路の両方の回路を兼ね備えているということ。
これにより、カウンタ、方向判別回路の信頼性は高上する。
２つめに、２相式のロータリエンコーダを２つまで取付可能であるということ。μＰＤ４７０１Ａ
を利用すればＩＣ１チップで２つのロータリエンコーダの信号処理が行え、回路の小型化が容易に
できる。回路の小型化については、ボードをＩｎｄｕｓｔｒｙＰａｃｋの形態にするためにも重要
になる。３つめに、μＰＤ４７０１Ａのカウンタのカウント動作の点が挙げられる。これまでは、
ロータリエンコーダの２相の信号のうち、片方の相のパルスの立上がりに対してカウンタを
アップカウントさせ、方向はカウントとは別に２相の位相差から判別していた。それに対して
μＰＤ４７０１Ａのカウンタは、２相のパルスの立上がり、立下がり全てに対してカウンタを動作
させる。そのため、ボードの分解能はこれまでの４倍にまで高めることができる。ちなみに
カウンタは２の歩数表示で２相の位相差から常に方向を判断し逆転の時にはダウンカウントする。
４つめに、μＰＤ４７０１Ａの持つマウスのボタン入力ピンをタッチセンサに応用できることも
挙げられる。カウンタリセット回路は、カウンタのリセット信号を発生させる回路である。
μＰＤ４７０１Ａの２つのカウンタは独立にリセット機能を持つため、回路も２つのカウンタを
別々にリセットできるようにした。
２） タッチセンサ信号処理回路
タッチセンサ信号処理回路は、タッチセンサの信号からスイッチ割り込みの割込み要求を行う。
回路は、タッチセンサのチャタリング防止回路と割込み信号発生回路、タッチセンサステータス
出力回路、割込みＶＥＣＴＯＲ発生回路から成る。
タッチセンサの信号処理にも、μＰＤ４７０１Ａを利用する。タッチセンサはＳＲ−ＦＦを用いて
チャタリングを除去し、その信号をμＰＤ４７０１Ａに取り込む。そして、μＰＤ４７０１Ａの
持つスイッチフラグ信号を利用して割込み信号発生回路で割込み信号を発生させる。タッチセンサ
の状態は、μＰＤ４７０１Ａのカウント値とまとめて出力される為、別に、タッチセンサステータス
出力回路を設計する必要はない。図３に、μＰＤ４７０１Ａのデータ出力形式を示す。
割込みＶＥＣＴＯＲ発生回路は、割込みサイクル時にＶＩＰＣ３１０−ＩＰ間のデータバス
（Ｉｎｔｅｒ ｎａｌ Ｄａｔａ Ｂｕｓ）に８ ビットの割込みＶＥＣＴＯＲを載せる回路
である。ＩＰからデータバス には通常μＰＤ４７０１Ａの出力データが載せられる為、
バス上にμＰＤ４７０１Ａの出力データと割込みＶＥＣＴＯＲが同時に載るようなことの無いよう、
３ステートのバッファを用いて割込みＶＥＣＴＯＲの出力を制御する。割込みＶＥＣＴＯＲの設定は、
８ビットディップスイッチによって行う。ＩＰをＶＩＰＣ３１０に搭載するとき、両者は互いに
ボードの部品面を向かい合わせる事になる。ＩＰをＶＩＰＣ３１０に搭載したまま割込み
ＶＥＣＴＯＲの設定を行えるよう、ディップスイッチは横向きのものを使用した。
図３
（３）インタフェース仕様と制御回路
制御回路は、ＣＰＵからの命令の解読とＶＩＰＣ３１０とのＩ／Ｏのタイミングの制御の役目を持つ。
ここで、ＶＩＰＣ３１０とＩＰとのインタフェース仕様のうちで特にロータリエンコーダ・ボードの
設計に重要なものを記す。
１）物理インタフェース
ＩＰの寸法と、コネクタピン番号を図４に示す。５０ピンコネクタはＡＭＰ社の
１７３２７９−３である。
図４ ＩｎｄｕｓｔｒｙＰａｃｋのサイズとコネクタピン番号
２）ソフトウェアインタフェース
ＩＰが可能なデータ入出力のサイクルには、表１に示した８種類がある。
それぞれのサイクルは４つのセレクト信号
（ＩＯＳｅｌ＊，ＭｅｍＳｅｌ＊，ＩｎｔＳｅｌ＊，ＩＤＳｅｌ＊）
とＲ／Ｗ＊、ＤＭＡｃｋ＊により決定される。
表１ Ｃｙｃｌｅ Ｔｙｐｅｓ
すべてのサイクルで４つのセレクトサイクルのうちの１つだけａｃｔｉｖｅ
になる。１つのサイクルは、セレクト信号がａｃｔｉｖｅになってからＩＰが
Ａｃｋ＊を返すまでである。
図５に、最短の場合のＩｎｐｕｔ、Ｏｕｔｐｕｔサイクルのタイミングチャートを示す。
また、図６にタイミングの規定を示す。なお、図６中のＩＰ Ｃａｒｒｉｅｒ
は、ここではＶＩＰＣ３１０の事を指す。
図５ Ｆａｓｔｅｓｔ Ｉ／Ｏ Ｃｙｃｌｅ
図６ ＩＰ Ｄｅｔａｉｌｅｄ Ｔｉｍｉｎｇ Ｄｉａｇｒａｍ
制御回路は、以上のような仕様を満たすように設計しなければならない。
制御回路では、セレクト信号、アドレス、データなどをデコードしてＣＰＵからの命令を解読し、
ＣＬＫと同期を取り、ロータリエンコーダ信号処理回路やタッチセンサ信号処理回路に必要な
信号を送ったり、命令に応じたデータをＣＰＵ側に返したりする。ＩＰの大きさを考慮して、
回路をＰＬＤで作製することにした。
３）コネクタピンアサイン
表２、３にロータリエンコーダボードのコネクタピンアサインを示す。表２はコネクタＪ３
のピンアサインで、これはＩＰとＶＩＰＣ３１０のインタフェースのコネクタである。
表３はコネクタＪ５のピンアサインで、これはＩＰとセンサの接続コネクタである。
表２ コネクタＪ３
表３ コネクタＪ５
４）センサ接続ケーブルの設計
ロータリエンコーダ・ボードにロータリエンコーダ、タッチセンサを取り付け
るためのケーブルを作製する。ケーブルは、表３のコネクタＪ５のピンアサインに
従う。実際は、コネクタＪ５はＩＰとＶＩＰＣ３１０の接続コネクタで、センサ類
はＶＩＰＣ３１０のコネクタＪＡに取り付ける。コネクタＪＡはＩＰのＩ／Ｏ用の
コネクタで、Ｊ５と直結しているだけで、コネクタの形状は一般的なフラットケー
ブル用の２列型のものになっている。
ケーブルは、５０ピンコネクタだが必要な信号線は半分以下である。１ピンか
ら２６ピンまでのＧＮＤは、特に必要ないのでコネクタの根元でカットする事にした。
１つのケーブルから複数のセンサに分けるのに、本研究ではケーブル分岐用の
中継ボードは作製せずケーブルをセンサ毎に裂く方法をとった。その理由は、
中継ボードを作製する事でその中継ボードの取付場所を確保しなければならなくなり、
ラック収納式である事のメリットが薄れると考えたからである。図７に作製
したケーブルの外観を示す。
図７ ケーブル外観
（４）ボードの関連ファイル（回路図、作成手順書等）を下に示す。
ロータリエンコーダ・ボード第２版詳細設計書・・・Ｖ９４ーＣＡＲＤ−１０２
ロータリエンコーダ・ボード第２版回路図・・・・・Ｖ９４ーＣＡＲＤ−
ロータリエンコーダ・ボード第２版部品表・・・・・Ｖ９４ーＣＡＲＤ−３０２
ロータリエンコーダ・ボード第２版作製手順書・・・Ｖ９４ーＣＡＲＤ−０１２
ＲＥ＿ＶＩＰＣ３１０接続ケーブル仕様書・・・・・Ｖ９４ーＣＡＲＤ−００９
ロータリエンコーダ・ボード取扱い説明書・・・・・Ｖ９４ーＣＡＲＤ−０１１