図1 Ｉ／Ｏアドレスシャント割り振り
I/Oのﾍﾞｰｽｱﾄﾞﾚｽのｼｬﾝﾄは、ﾒﾓﾘが使える状態であれば、VIPC310によってﾒﾓﾘｰﾍﾞｰｽｱﾄﾞﾚｽの選択もできる。
例えば、I/Oのﾍﾞｰｽｱﾄﾞﾚｽを$6000(A16空間中)とするなら、ﾒﾓﾘｰﾍﾞｰｽｱﾄﾞﾚｽは、$600000(A24空間中)となる。
ＭＰＵボード はじめに、ＭＰＵボードはＣＰＵボードとＩ／Ｏボードの２枚で構成されている。 ＣＰＵボード（名称 ＶＳＢＣー１）にはＲＳ２３２Ｃとゆうコネクタを２つ搭載していて、それで外部とのデータをやり取りすることができる。 Ｉ／Ｏボード（名称 ＶＩＰＣ３１０）はロータリーエンコーダボードとIP-Digital４８ボードを搭載している。IP-Digital４８ボードにはMC68230 PARALLEL INTERFACE/TIMER(PI/T)（５０ピンのコネクタ）を搭載していて、それで外部とのデータをやり取りする。 そのため、ここではＣＰＵボードとＩ／Ｏボードとに分けて解説していく。 （１）ＭＰＵボードの機能解説 ［１］ＣＰＵボードの機能解説 @特徴 モトローラのMPU 68000は、特別な入出力命令を持たず、I/Oをメモリー空間 に配置するメモリー・マップト方式を採用している。常に１６Ｍバイトのメモ リー空間を一様にアクセスすることができる。68000では、常にCLK入力の１０ クロック分のE信号を定期的に出力している。通常68000のデータ入出力 は、E 信号と関係なく非同期に行われている。68000は１６ビットＣＰＵでありながら 内部レジスタは、すべて３２ビットになっている。又、レジスタは用途に関し てあまり制限の少ない汎用レジスタ方式を採用しているので、レジスタ間の データ転送などの回数を減らすことができる。 Aレジスタ 68000のレジスタは、データレジスタ Dn(n:0〜7)、アドレスレジスタ An(n:0 〜7)、ステータスレジスタＳＲ、プログラムカウンタＰＣがある。データレジ スタ・アドレスレジスタのうち用途が決まっているのは、スーパバイザ用ス タックポインタ（ＳＳＰ）とユーザ用スタックポインタ（ＵＳＰ）の２本だけ で後は、汎用レジスタとして使うことができる。ＳＳＰ・ＵＳＰ共にA7割り当 てられていて、どちらを使うかはＳＲの内容（Ｓビット）によって決まる。 Bスーパバイザステートとユーザステート 68000は、システムプログラムが資源管理などの操作をすることができるよう に、実行時の状態をスーパバイザステートとユーザステートに分けて、幾つか の命令は、スーパバイザステートでしか実行できないようにしている。これら の命令は、特権命令と呼ばれＳＲの変更や割り込み処理に関する命令郡がこれ に属する。 C68000が扱えるデータ型 68000は、１、４、８、１６、３２ビット長のデータを取り扱うことができる。 これらの内容としては、ビットデータ、二進化十進数、バイトデータ、ワードデータ、 ロングバイトデータを持つことができる。データレジスタは、４種類のデータを保持 することができるが、アドレスレジスタは、１６ビット、３２ビットを単位として扱う。 D例外処理 例外処理VECTORは、ＣＰＵが例外処理ルーチンのアドレスを得る為に０〜 ２５５番までの２５６種類が用意され、０番地から３ＦＦ番地までの１Ｋバ イトに配置されている。このため必要とする応じた例外処理プログラムの先 頭番地をVECTOR TABLEに書き込んでおかなければならない。 Eバスインターフェイス機能 ６８０００のバスインターフェイスの大きな特徴は、非同期式インター フェイスである。この非同期式インターフェイスは、バスクロックを持たな い。そのかわりバスサイクルの終了はＩ／Ｏ側からの応答信号（ＤＴＡＣＫ バー、Ｄａｔａ Ｔｒａｎｓｆｅｒ Ａｃｋｎｏｗｌｅｄｇｅ）によって行 われる。この方式は多少の回路の増大はあるものの、システムの融通性が増 すので、１６ビットシステムとしては適切なものである。６８０００は、更 に同期式インターフェイスモードに切り替えて従来よりも開発されている。 ８ビット周辺ＬＳＩをも接続できる。８ビット周辺ＬＳＩは１６ビットシス テムにおいても重要なＩ／Ｏ機器を接続可能にする。 F ６８０００ＭＰＵの端子機能 １．アドレスバス（Ａ１〜Ａ２３） Ａ１〜Ａ２３の２３本のアドレスバスがある。端子としては２３本あるが、 後述のＵＤＳバー，ＬＤＳバーの信号線と合わせて２４ビットのアドレス信 号により１６Ｍバイトのメモリ空間をアクセスすることができる。１６進表 示で＄００００００番地から＄ＦＦＦＦＦＦ番地となる。 ２．データバス（Ｄ１〜Ｄ１５） １６ビットの双方向性バスで一度に１６ビットのデータを転送することが できる。場合によっては上位８ビット（Ｄ８〜Ｄ１５）だけを使ったり、下 位８ビット（Ｄ０〜Ｄ７）だけを使うこともできる。３２ビットのデータ転 送は１６ビットずつ２回に分けて行われる。６８０００では３２ビットデー タをロングワード、１６ビットデータをワード、８ビットデータをバイトと 呼んでいる。 ３．非同期制御信号（ＡＳバー，Ｒ／Ｗバー，ＵＤＳバー，ＬＤＳバー，ＤＴＡＣＫバー） メモリとの接続やデータ転送において最も基本的な信号であり、ＤＴＡＣＫ バーを除く信号は同期式のデータ転送にも使われる。 ＡＳバー（Ａｄｒｅｓｓ Ｓｔｒｏｂｅ）はアドレスバス上に有効なアドレス が確定していることを示し、同時にＭＰＵがメモリ（あるいは周辺ＬＳＩ）をア クセスしていることも示している。 Ｒ／Ｗバー（Ｒｅａｄ／Ｗｒｉｔｅ）はデータ転送の方向を示しており、Ｈで リード、Ｌでライトである。 ＵＤＳバー，ＬＤＳバー（Ｕｐｐｅｒ Ｄａｔａ Ｓｔｒｏｂｅ，Ｌｏｗｅｒ Ｄａｔａ Ｓｔｒｏｂｅ）はデータ転送をワードサイズで行うか、バイトサイズで 行うかを示す。ＵＤＳバーは上位８ビット、ＬＤＳバーは下位８ビットに対応し ている。両方の信号がアサートされればワードデータ、ＵＤＳバーとＬＤＳバー が単独でアサートされればそれぞれ上位８ビットのみ、下位８ビットのみとのる。 ＤＴＡＣＫバー（Ｄａｔａ Ｔｒａｎｓｆａｒ Ａｃｋｎｏｗｌｅｄｇｅ）は非 同期バスを代表する特徴的信号である。ＭＰＵはこの信号が外部から入力される までデータ転送のサイクルを終了しない。ＤＴＡＣＫバーが早く入力されれば リード／ライトのサイクルは早く終わり、遅ければ遅く終わる。つまり外部デバ イス（メモリや周辺ＬＳＩ）のスピードに応じて早くも遅くも自由に調節でき効 のよいデバイスを構成することが可能になる。設計者はこれらのことを考慮して ＤＴＡＣＫバー発生の回路を作成しなければならない。 ４．６８０００周辺制御信号（Ｅ，ＶＭＡバー，ＶＰＡバー） ６８０００ＭＰＵを使ったシステムに、従来の８ビットＭＰＵ（６８００や６ ８０９）で使っていた周辺ＬＳＩを接続するための端子である。８ビットＭＰＵ 用の周辺ＬＳＩは同期式データ転送を行っている。そのためＥ，ＶＭＡバー，Ｖ ＰＡバーを使って同期式データ転送ができるようになっている。 Ｅ（Ｅｎａｂｌｅ）は同期式データ転送におけるクロックとして働き、Ｅの立 下がりに同期してデータ転送が行われる。６８００のクロックΦ２信号、６８０９のＥ信号に相当する。 ＶＭＡバー（Ｖａｉｌｄ Ｍｅｍｏｒｙ Ａｄｒｅｓｓ）は６８０００が同期 式でデータ転送をしていることを示す信号で、周辺ＬＳＩはＶＭＡバーがアサー トされている期間のＥの立下がりを使わなければならない。６８００のＶＭＡに相当する信号である。 ＶＰＡバー（Ｖａｉｌｄ Ｐｅｒｉｐｈｅｒａｌ Ａｄｒｅｓｓ）はＭＰＵに 対して同期式データ転送を要求する信号である。したがって同期式データ転送が 必要なデバイスがアクセスされたとき、ＶＰＡバーをアサートしてやればよい。 ＭＰＵはメモリや周辺ＬＳＩをアクセスしたときには、そのデータが同期式であ るか非同期式であるかはわからない。ＤＴＡＣＫバーが入力されれば非同期式であり、 ＶＰＡバーが入力されれば同期式である。 ５．割り込み入力端子（ＩＰＬ０バー〜ＩＰＬ２バー） ６８０００は優先順位のついた七つの割り込み（レベル１〜レベル７）を使う ことができる。優先度はレベル１がもっとも低くレベル７がもっとも高い。また レベル７はＮＭＩ（Ｎｏｎ Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）として働く。 ＩＰＬ０バー〜ＩＰＬ２バーの３本を使って（０００）２〜（１１１）２に コード化した割り込み信号を入力する。（０００）２は割り込み要求のない状態である。 ６．バスアービトレーション制御（ＢＲバー、ＢＧバー、ＢＧＡＣＫバー） バスアービトレーションとはバスの配分であり、ＭＰＵ以外にバスを使うデバイスがある場合 バスを使う権利（バスマスタ権）のやりとりをするための信号である。 ＢＲバー（Ｂｕｓ Ｒｅｑｕｅｓｔ）はＭＰＵ以外のデバイスがＭＰＵに対し てバスマスタ権を要求する信号である。 ＢＧバー（Ｂｕｓ Ｇｒａｎｔ）はＢＲバーに対する対応信号であり、ＭＰＵ は次のバスサイクルでバスマスタ権を放棄する。（つまり外部デバイスがバスマ スタとしてバスを使える）ことを意味する。 ＢＧＡＣＫバーはＢＧバーを受けた外部デバイスが現在バスマスタとしてバス を占有していることをＭＰＵと他の外部デバイスに知らせる信号である。これら ３本の制御信号を使うことにより効率のよいバスマスタ権の受渡しが行われる。 ７．プロセッサステータス（ＦＣ０〜ＦＣ２） ＭＰＵがどのような状態で動作しているのかを知らせる信号である。スーパバ イザ状態かユーザ状態か、データのアクセスか命令のフェチか、また割り込み信 号を受付けた状態等を３ビットにコード化して出力している。 ８．システムコントロール（ＢＥＲＲバー，ＲＥＳバー，ＨＡＬＴバー） ＢＥＲＲバー（Ｂｕｓ Ｅｒｒｏｒ）はデータ転送に異常があるＭＰＵに知ら せる信号である。ＭＰＵはＢＥＲＲバーがアサートされると現在のバスサイクル を中断し、バスエラー例外処理を実行する。 ＲＥＳバー（Ｒｅｓｅｔ）は通常、入力端子として働きシステムリセットを行う。 ただしＲＥＳＥＴ命令を実行したときは出力端子として働きリセット端子に 接続された外部デバイスのリセットを行う（ＭＰＵはリセットされない）。 ＨＡＬＴバー（Ｈａｌｔ）は通常、入力端子として働きＭＰＵのホールトに使 われる。ＨＡＬＴバー信号がアサートされるとＭＰＵは現在のバスサイクルを終 了後ホールトされる。ホールト状態では、アドレスバス、データバスはスリース テート状態、Ｒ／Ｗバー，ＡＳバー，ＵＤＳバー，ＬＤＳバーは”Ｈ”になる。 ＨＡＬＴバー端子が出力として動作するのは二重バス障害（ダブルバスフォールト） が発生したときである。二重バス障害とはバスエラーが続けて２回起こることであり 、ＭＰＵは自らホールト状態に入り、リセット以外では回復できない。 ９．その他の信号（ＣＬＫ，Ｖｃｃ，Ｖｓｓ） ＣＬＫ（Ｃｌｏｃｋ）はＭＰＵが動作する基本となるクロック状態であり、 一定の周期をもっていなければならない。またいかなる場合にも止まってはならない。 最高周波数はバージョンにより６．０，８．０，１２．５ＭＨｚのものがある。 いずれのバージョンでも最低周波数は４．０ＭＨｚである。 Ｖｃｃ（電源）、Ｖｓｓ（設置）は各２ピンある。これはＬＳＩのチップ内で の電位を安定に保つためであり、２ピンとも接続しなければならない。 （２）Ｉ／Ｏボードの機能解説 @VIPC310の構造描写 VIPC310は、基準寸法のI/O構成成分の種のIPの一部である。IPｷｬﾘｱとして VIPC310は機械的な支援と、電気的な接合を、2つのｼﾝｸﾞﾙﾊｲﾄIPか、1つのﾀﾞﾌﾞﾙﾊｲﾄ IPに供給する。VIPC310の外観図は、次ページ図1である。 ｲﾝﾌﾟｯﾄ/ｱｳﾄﾌﾟｯﾄ、ﾒﾓﾘ、割り込みの働きを持つ。ﾎﾞｰﾄﾞ上でのﾊﾞｯﾃﾘｰによるﾊﾞｯｸ ｱｯﾌﾟが可能である。 VIPC310は、3U(ｼﾝｸﾞﾙﾊｲﾄ)の要素によってVMEbus Specification C.1(IEEEによ り、P1014/D1.2または、IEC821busとしても知られている。)と結合する。IPｷｬﾘｱ は、 DMAﾎﾞｰﾄﾞや、68020処理装置を乗せると(6U(ﾀﾞﾌﾞﾙﾊｲﾄ)でも可)様々な機能を利用できる。 IPｷｬﾘｱは、他の標準的なIndustrybusでの利用もできる。 VIPC310は、IP Logicの接合方法に従う。IPは互いに、VIPC310の前面を通って 50ﾋﾟﾝのﾌﾗｯﾄｹｰﾌﾞﾙによって接合される。二つのIPは、"A"及び"B"と名付けられている。 ｲﾝﾀﾌｪｰｽの接合は、基準寸法で、ｹｰﾌﾞﾙでつながれたｼｽﾃﾑであれば、IPｷｬﾘｱ上にﾃﾞｨﾚｸﾄﾘを添え付けられる。 接合ｹｰﾌﾞﾙルは、VMEのｼｬｰｼから、VIPC310を動か さずに、差し込み、引き抜きができる。 IPはI/Oからの信号に依らずに、ON/OFFができる。 どんなときでも、IPは、ｸﾞﾘｰﾝﾌﾛﾝﾄﾊﾟﾈﾙの指示器が点灯していれば、VMEbusから、 ｱｸｾｽされる。二つの表示器があり、一つづつ、相互のIPに用いられる。どのｱｸｾｽに対しても、 活動の指示を明確にする為に、一つ又は複数の関係のあるLEDを点灯させる(約三分の一秒間)。 ﾎﾞｰﾄﾞ上のﾘﾁｳﾑﾊﾞｯﾃﾘは、こういった機能を利用するIPの為のﾊﾞｯｸｱｯﾌﾟ用として用いられる。 尚、ﾊﾞｯﾃﾘは、VMEbus+5 又は、STDBYﾗｲﾝかを選択して使用できる。 通常、ﾊﾞｯﾃﾘの補佐作用は、 ｽﾃｨｯｸRAMと、日時計に使用される。 IPのI/Oは、VMEbusA16/D16空間中に位置する。使用者と、管理者のｱｸｾｽは共に、読み取り、 修正、書き込み(ﾃｽﾄ/ｾｯﾄ)の作業を受ける。相互のIP上にあるI/O空間は、IPの詳細書によって、 16ﾋﾞｯﾄのﾜｰﾄﾞが64個と決められている。相互のIPが、64語を占有するPROMの搭載ができる。こうして、二つのIPのA及びBは、ShortI/O 空間のVMEbusｼｽﾃﾑの64[KB]中、512ﾊﾞｲﾄを占有する。 割り込みは、全面的に、指示を受ける。相互のIPは、二つに分割された割り込み要求により、 動作を行う。VIPC310は、VMEbusのIRQ1,3,4,6の支援をする。割込 み要求を受けた相互のIPは、自身に8ﾋﾞｯﾄのVECTORを供給しなければならない。こ のVECTORは、VMEbusに受け取りを知らせるｻｲｸﾙで、割込みﾊﾞｽ間に供給される。 VIPC310は、VMEbusBERRの操作を受けない。ｿﾌﾄｳｪｱ上の、意味の無いｱｸｾｽは、 動作していないCPUﾎﾞｰﾄﾞ上の停止回路ﾊﾞｽによって、停止される。 ﾊﾟﾜｰｱｯﾌﾟ､ﾊﾟﾜｰﾀﾞｳﾝ､ﾊﾞｽﾘｾｯﾄ関数は、全面的にｻﾎﾟｰﾄされている。 VIPC310は、5,12,-12［ｖ］の電源をLC piﾌｨﾙﾀを通して、相互のIPに供給する。 これは、精密なﾃﾞｨｼﾞﾀﾙ作用とともに、ｱﾅﾛｸﾞの使用を可能にしている。 AI/Oｱﾄﾞﾚｽの設定法 VIPC310上のI/Oのｱﾄﾞﾚｽ設定法は、二つの要素により決まる。一つは、ﾎﾞｰﾄﾞのﾍﾞｰｽｱﾄﾞﾚｽである。二つめは、ｻﾌﾞｽﾍﾟｰｽに要求されるｱｸｾｽと、IPのｵﾌｾｯﾄであ る。 ﾍﾞｰｽｱﾄﾞﾚｽの設定方法は、以下で説明する様に、四つのｻﾌﾞｽﾍﾟｰｽと、それら のｵﾌｾｯﾄによって決められる。 VIPC310は、VMEbusの"Short I/O又は、A16/D16空間中に、512ﾊﾞｲﾄを占める。 これは、IP空間と、相互のIPのI/O間の16ﾋﾞｯﾄ*64ﾜｰﾄﾞからなっている。ﾎﾞｰﾄﾞのﾍﾞｰｽｱﾄﾞﾚｽは、 八個のｼｬﾝﾄ及び、ｼﾞｬﾝﾊﾟｰによって設定される。このﾌﾞﾛｯｸ配置の模様は、図３に示されている。 ｼｬﾝﾄは接合されると、ｱﾄﾞﾚｽﾗｲﾝに"0"を与える。ｼｬﾝﾄは開放されると、ｱﾄﾞﾚｽﾗｲﾝに"1"を与える。 例えば、7つのｼｬﾝﾄの全てが接合された時には、$0000と言うﾍﾞｰｽｱﾄﾞﾚｽが創造される。 7つのｼｬﾝﾄの全てが開放された時には、$FE00と言うﾍﾞｰｽｱﾄﾞﾚｽが創造される。ｱﾄﾞﾚｽﾗｲﾝに対するｼｬﾝﾄの位置の関係は、図2のﾁｬｰﾄに示されて いる。 I/Oのﾍﾞｰｽｱﾄﾞﾚｽのｼｬﾝﾄは、ﾒﾓﾘが使える状態であれば、VIPC310によってﾒﾓﾘｰﾍﾞｰｽｱﾄﾞﾚｽの選択もできる。 例えば、I/Oのﾍﾞｰｽｱﾄﾞﾚｽを$6000(A16空間中)とするなら、ﾒﾓﾘｰﾍﾞｰｽｱﾄﾞﾚｽは、$600000(A24空間中)となる。 より多くの情報を得るために、"ﾒﾓﾘｰのｱﾄﾞﾚｽ設定法"と言う項目を参照してください。 VIPC310では、次項図3に示される様に、I/Oﾍﾞｰｽｱﾄﾞﾚｽに、$6000をｾｯﾄしたものが送信される。 VIPC310がVMEbus空間のA16中に占める512ﾊﾞｲﾄは、四つのｻﾌﾞｽﾍﾟｰｽに分割される(図4参照)。 相互のIPは、128ﾊﾞｲﾄ(&H$80ﾊﾞｲﾄ)のI/O空間に一語16ﾋﾞｯﾄの空間を64個持つ。大半のIPは、 ﾛｳｵｰﾀﾞｰの時や奇数ﾊﾞｲﾄでのみ使用される。これらのIPによってバイトは、$1,$3等のｵﾌｾｯﾄの位置をｱｸｾｽする。 このI/Oの奇数ﾊﾞｲﾄは標準型のVMEbusと68000等の演算処理装置で与えられる。大半のIPは、 I/O空間に割り当てられた全てのﾊﾞｲﾄを使用することはできない。 相互のIPは、使用していないﾊﾞｲﾄでﾃﾞｺｰﾄﾞをすることが出来る場合もある。 使用していない空間へのｱﾄﾞﾚｽ指定は、回路的なCPUﾊﾞｽﾀｲﾑｱｳﾄを侵害することから VMEbus BERRを起こすだろう。もしこのCPUの機能を止めたいならば、使用してい ない空間へのｱﾄﾞﾚｽ指定をする時や、IPの空間にに差し込まない時、VMEbusは"ﾊﾝｸﾞ"する。
図1 Ｉ／Ｏアドレスシャント割り振り I/Oのﾍﾞｰｽｱﾄﾞﾚｽのｼｬﾝﾄは、ﾒﾓﾘが使える状態であれば、VIPC310によってﾒﾓﾘｰﾍﾞｰｽｱﾄﾞﾚｽの選択もできる。 例えば、I/Oのﾍﾞｰｽｱﾄﾞﾚｽを$6000(A16空間中)とするなら、ﾒﾓﾘｰﾍﾞｰｽｱﾄﾞﾚｽは、$600000(A24空間中)となる。