2.　ＭＰＵの調査

2.1　６８Ｋのアーキテクチャ

2.1.1　６８Ｋの特徴

６８Ｋには、３つの特徴がある。
第一に、セグメントという概念がない。そのため、常に１６Ｍバイト（２²⁴バイト）のメモリ空間を一様にアクセスする事ができる。これは、機器組み込み用のＣＰＵとして大きなメモリ空間があまり問題にならないときに、余計なオーバーヘッドがなく、都合がよい。
第二に、６８Ｋの内部レジスタは全て３２ビットになっている。このため、剰余算やアドレス計算が容易に行える。更に、そのレジスタ群は用途についてあまり制限がない汎用レジスタ方式をとっていて、レジスタ間のデータ転送やデータのセーブ・ロードの回数が少なくてすむ。
第三に、６８Ｋはスタックやキューを用いた演算処理ルーチンの記述が容易な命令セットとアドレッシングモードを持っている。これは、ＣやＰａｓｃａｌなどの構造化プログラミング言語の実行に際し、都合がよい。また、汎用レジスタ方式をとっているため、同時に複数個のスタックを管理できる。

2.1.2　６８Ｋのレジスタ群

• アドレスレジスタ（Ａ０〜Ａ７）

  アドレスレジスタは、アドレスベースに使う事を目的としているので、アドレシングモードがたくさん作られている。Ａ０〜Ａ６までがアドレスレジスタ、Ａ７は裏表に分かれていて、それぞれスーパーバイザ用のスタックポインタ（ＳＳＰ），ユーザ用のスタックポインタ（ＵＳＰ）として使用される。

• データレジスタ（Ｄ０〜Ｄ７）

  データレジスタは、いわゆるアキュムレータとして使うのに便利にできていて、下から８ビット及び１６ビットに切っても使える。（下の８ビットにデータをロードした時、上の２４ビットは変化しない。）

• プログラムカウンタ（ＰＣ）

  ＰＣは３２ビットである。しかし、使用できるのは下位２４ビットなので、アドレス空間は１６Ｍバイトである。

• ステータスレジスタ（ＳＲ）

  ＳＲは１６ビット長で、上位半分はシステムバイト、下位半分はユーザバイトとなっている。システムバイトはシステムの状態を示し、ユーザステートのときはこ内容を書き換えられない。ユーザバイトはＺ８０のＦレジスタのようなものである。

2.1.3　スーパバイザステート・ユーザステート

６８ＫはＯＳの存在を前提としているため、システムプログラムが資源管理などの操作をすることができるように、実行時の状態がスーパバイザステートとユーザステートに分かれている。

Fig 2.1　68kのレジスタ構成

• 特権命令

  スーパバイザステートでしか実行できない命令。ＳＲのシステムバイトの変更や、割込み処理に関する命令群。

2.1.4　６８Ｋのデータ型

６８Ｋは、１ビット（ビットデータ）、４ビット（ＢＣＤデータ）、8ビット（バイトデータ）、１６ビット（ワードデータ）、３２ビット（ロングワードデータ）のデータを取り扱うことができる。

• レジスタ

  データレジスタは４種類の長さのデータを全て保持することができる。アドレスレジスタは１６ビット又は３２ビットを単位として扱う。

• メモリ

  データをメモリに記憶させる場合はワード（２ビット）を単位とする。この際、低アドレス側に上位バイトのデータを、高アドレス側に下位バイトのデータを納める。

2.2　アドレシングモード

2.2.1　オペランドの種類

ソースオペランド・・・データを供給する。
デスティネーションオペランド・・・データを受け入れる。
ソースがデータそのものに注目しているのに対し、デスティネーションは内容だけでなくその場所にも重要性がある。

2.2.2　オペランドの指定

オペランドとして指定されうるものは、各種レジスタとメモリ内の番地である。こういったものをオペランドとして指定する方法はいくつかあり、これらをアドレシングモードと呼ぶ。
オペランドとしてレジスタを使う際には、単にそのレジスタの名前を指定すればよい。メモリアドレスについては、プログラム実行時にいくつかのレジスタや定数を使ってメモリアドレスを計算し、その値をオペラントとして指定することができる。この時の計算をアドレス計算、計算の結果得られたメモリ番地を実行アドレスという。

2.3　インストラクションセット

６８Ｋの持つ命令セットは、次のように分類できる。

2.3.1　算術演算

算術演算には、加減剰余の他に、比較、クリア、ネゲートなどがある。剰余算には符号ありと符号なしの両方が用意されている。これらの演算は、アドレスに対しては、１６又は３２ビットでデータに対してはすべてのオぺランドサイズで使用できる。

2.3.2　論理演算

2.3.3　シフト／ローテート

2.3.4　ビット操作

• ビットテスト

  指定されたビットが”０”なら、Ｚフラグを立てる。

• テスト後の操作

  テスト後の操作には、ＢＴＳＴ（何もしない）、ＢＳＥＴ（１にする）、ＢＣＬＲ（０にする）、ＢＣＨＧ（反転する）がある。

2.3.5　ＢＣＤ演算

2.3.6　データ移動

2.3.7　ジャンプ／コール

2.3.8　システム制御

2.4　制御用６８Ｋボード

種々のアクチュエータ及びセンサー等をコントロールするために小型基盤上（１２ｃｍ×１２ｃｍ）に高密度で実装された小型６８Ｋボードである。同時に、バッテリー駆動を前提としているため、ハイスピードＣ−ＭＯＳを使用した省電力型のボードコンピュータである。
図２に示すように、６８ＫボードはＭＰＵボードとＩ／Ｏボードの二枚一組で構成されるＩ／Ｏコントロール指向のシステム構成となっている。さらに表１に示す８０Ｐマザーバスコネクタにシステムバスを開放しているため、必要に応じて拡張することが出来る。
本システムのメモリーマップを図３に示す。本システムは、電源オン又は外部リセットにより、ＲＯＭ領域の先頭番地ＦＣ００００から２ワードをそれぞれＳＳＰおよびＰＣとして取り込み、ＰＣに書かれたメインエントリールーチンのエントリーポイントからプログラムを実行するようになっている。
また、本システムでは、汎用インテーフェースＬＳＩ（ＰＩ／Ｔ及び３個のＰＩＡ）を搭載し、各ＬＳＩの割込み要求端子を開放して（図４に示すＪＰ１により割り込みレベル選択可、オートベクタ割り込み）、多様なモードでのＩ／Ｏコントロールを可能としている。図５〜７に各Ｉ／Ｏコネクタのピン・アサインを示す。
さらに、ＰＩ／Ｔによりタイマ割り込み（レベル５オートベクタ）を可能としている。

Fig 2.2　メモリーマップ

2.5　付録

• アーキテクチャ

  命令の機能、データの表現機能等の、ハードウェアとソフトウェアの開発に必要となるハードウェアの仕様のこと。

• セグメント

  プログラムが大きくて一度に主記憶に格納できない場合、または主記憶装置を有効に使うためにプログラムをモジュール化する場合に、細分化されるプログラムの各部分。

• オーバーヘッド

  無駄に費やされる時間または記憶領域。主に、ＯＳが存在している領域や、それが働いている時間をさす場合が多い。

• キュー

  処理がＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　Ｏｕｔ）であるデータの集まりの構造。待ち行列ともいう。

• アキュームレータ

  演算部を構成する主要なレジスタの一つであり、算術演算や論理演算を行うデータを記憶したり、演算の結果を貯えておいたりする場所。

• フェッチ

  ＣＰＵが命令を取り出すこと。

• アクノリッジ

  データ通信を行う際に、データが正しく送られたことを、受信側が送信側へ報告すること。