３．４．ＩＰ−ロータリ・エンコーダ・ボード

３．４．１．構成

３．４．２．機能性能

　このボードは、ロータリ・エンコーダからの信号を取り込み、カウンタでカウントし、ＣＰＵの要求に応じてカウント値を出力するものである。また、タッチセンサの信号を取り込みスイッチの状態を調べ、スイッチ割込みの割込み信号を発生させるのも、このボードである。

• ロータリ・エンコーダは、ａ、ｂ２相入力式のものを、２個まで取り付け可能である。
• カウンタは、１２ビット・バイナリ・アップ・ダウン・カウンタを用いる。
• 駆動輪が逆転の時にはカウンタはダウンカウントし、０以下になるとカウント値は２の補数表示となる。
• データ出力は、８ビットのパラレルデータを２回に分けて出力する。
• タッチセンサは、最高３個まで取付可能である。
• タッチセンサの割り込み信号は、３つのセンサの入力のＯＲとする。

３．４．３．外形

３．４．４．インターフェース

　　１）物理インターフェース

　　（ｉ）使用コネクタ

	品名	ピン数	メーカー
Ｊ３	１７３２７９−３	５０	ＡＭＰ
Ｊ５	１７３２７９−３	５０	ＡＭＰ

　　（ii）コネクタピンアサイン

Ｊ_３

Ｎｏ．	信号名	方向	内容	備考
１	GND	--	GND
２	CLK	←	Clock 8MHz
３	BRESET*	←	CPUリセット信号
４	D00	←→	DATA 20
５	D01	←→	DATA 21
６	D02	←→	DATA 22
７	D03	←→	DATA 23
８	D04	←→	DATA 24
９	D05	←→	DATA 25
１０	D06	←→	DATA 26
１１	D07	←→	DATA 27
１２	D08	←→	DATA 28	未使用
１３	D09	←→	DATA 29	未使用
１４	D10	←→	DATA 210	未使用
１５	D11	←→	DATA 211	未使用
１６	D12	←→	DATA 212	未使用
１７	D13	←→	DATA 213	未使用
１８	D14	←→	DATA 214	未使用
１９	D15	←→	DATA 215	未使用
２０	BS0*	←	Byte Select　(下位バイト)	BS0*=0 (active)
２１	BS1*	←	Byte Select　(上位バイト)	BS1*=1 (negative）
２２	V-	--	電源-12V	未使用
２３	V+	--	電源+12V	未使用
２４	Vcc	--	電源+5V
２５	GND	--	GND
２６	GND	--	GND
２７	Vcc	--	電源+5V
２８	PWR*	←	Read*Write Select	1=Read，0=Write
２９	IDA*	←	ID PROM Select 信号
３０	H1	←	high level 入力
３１	MEMSELA*	←	Memory R*W Cycle 信号	未使用
３２	H2	←	high level 入力
３３	INTSELA*	←	Interrupt Cycle 信号
３４	H3	←	high level 入力
３５	IOSELA*	←	I/O Cycle 信号
３６	H4	←	high level 入力
３７	ADDR1	←	Address 21
３８	H5	←	high level 入力
３９	ADDR2	←	Address 22
４０	H6	←	high level 入力
４１	ADDR3	←	Address 23
４２	IRQA0*	→	Interrupt 信号 (割込み level=4)
４３	ADDR4	←	Address 24
４４	IRQA1*	→	Interrupt 信号 (割込み level=5)	未使用
４５	ADDR5	←	Address 25
４６	H7	←	high level 入力
４７	ADDR6	←	Address 26
４８	ACKA*	→	Acknowledge
４９	+5PSTBT	--	VIPC310ボードのバッテリー電源	データ保存用¤未使用
５０	GND	--	GND

※ 方向は、本ボードへの入力信号を "←"、本ボードからの出力信号を "→" とする。
　また、 "←→" は双方向信号である。
※ 方向の " -- " は、方向を考慮する必要が無い（電源など）ことを表す。
※ 信号名の後ろの "*" は、その信号が active low 信号であることを示す。

Ｊ_５

Ｎｏ．	信号名	方向	内容	備考
１	GND	--	GND
２	GND	--	GND
３	GND	--	GND
４	GND	--	GND
５	GND	--	GND
６	GND	--	GND
７	GND	--	GND
８	GND	--	GND
９	GND	--	GND
１０	GND	--	GND
１１	GND	--	GND
１２	GND	--	GND
１３	GND	--	GND
１４	GND	--	GND
１５	GND	--	GND
１６	GND	--	GND
１７	GND	--	GND
１８	GND	--	GND
１９	GND	--	GND
２０	GND	--	GND
２１	GND	--	GND
２２	GND	--	GND
２３	GND	--	GND
２４	GND	--	GND
２５	GND	--	GND
２６	GND	--	GND
２７	RRa	←	右ロータリ・エンコーダａ相信号
２８	GND	--	GND
２９	Vcc	--	電源+5V
３０	GND	--	GND
３１	RRb	←	右ロータリ・エンコーダｂ相信号
３２	GND	--	GND
３３	RLa	←	左ロータリ・エンコーダａ相信号
３４	GND	--	GND
３５	Vcc	--	電源+5V
３６	GND	--	GND
３７	RLb	←	左ロータリ・エンコーダｂ相信号
３８	GND	--	GND
３９	TRs*	←	右タッチセンサON信号	※※
４０	GND	--	GND
４１	TRr*	←	右タッチセンサOFF信号	※※
４２	GND	--	GND
４３	TMs*	←	中央タッチセンサON信号	※※
４４	GND	--	GND
４５	TMr*	←	中央タッチセンサOFF信号	※※
４６	GND	--	GND
４７	TLs*	←	左タッチセンサ信号	※※
４８	GND	--	GND
４９	TLr*	←	左タッチセンサOFF信号	※※
５０	GND	--	GND

※ 方向は、本ボードへの入力信号を "←" とする。
※ 信号名の後ろの "*" は、その信号が active low 信号であることを示す。
※ 方向の " -- " は、方向を考慮する必要が無い（電源など）ことを表す。
※※ タッチセンサの信号については以下の図を参照すること。

コネクタJ_Aは、VIPC-310のコネクタで、ピンアサインは J₅ と同じである。

　　２）ソフトウェアビジビリティ

　　（ｉ）ソフトウェアからの見えかた

Address A8A7A6A5A4A3A2A1A0	Read 　/ Write	DATA D7 D6 D5 D4 D3 D2 D1 D0	MEMO
0 x x x x 0 0 0 0	Read	２7２6２5２4２3２2２1２0 　右ロータリ・エンコーダカウンタ下位8ビット	一定時間毎読む
0 x x x x 0 0 1 0	Read	SF Ｌ Ｒ Ｍ ２11２10２9２8 　右ロータリ・エンコーダカウンタ上位4ビット 　+スイッチデータ	SF:スイッチフラグ 　　(SF=L¥R¥M,active low) L:左スイッチ(active low) R:右スイッチ(active low) M:中央スイッチ(active low) 一定時間毎スイッチ割込み時に読む
0 x x x x 0 1 0 0	Read	２7２6２5２4２3２2２1２0 　左ロータリ・エンコーダカウンタ下位8ビット	一定時間毎読む
0 x x x x 0 1 1 0	Read	SF Ｌ Ｒ Ｍ ２11２10２9２8 　左ロータリ・エンコーダカウンタ上位4ビット 　+スイッチデータ	SF:スイッチフラグ 　　(SF=L¥R¥M,active low) L:左スイッチ(active low) R:右スイッチ(active low) M:中央スイッチ(active low) 一定時間毎スイッチ割込み時に読む
0 x x x x 1 0 0 0	Write	(カウンタリセット) x　x x x x x ０ １ 　　　 右ロータリ・エンコーダカウンタリセット x x x x x x １ ０ 　　　 左ロータリ・エンコーダカウンタリセット x x x x x x １ １ 　　　 　　左右カウンタ同時リセット	右カウンタ読み込み後に行う 左カウンタ読み込み後に行う スタート時に行う
0 x x x x 1 0 1 0	書く	(割込みenable) x x x x x x x ０ 　　　　　　 　　 割込み不可 x x x x x x x １ 　　　　　 　　　 割込み許可	リセット後に行う

※ アドレスA₈より上位桁は、ジャンパ設定。
※ アドレスおよびデータの "x" は、don't care を意味する。

　　（ii）制御フロー例

※ 初期設定では、左右のカウンタのリセットと割り込み許可を行う。
※ カウンタを読むときには、

1. 下位8ビット
2. 上位4ビット
3. リセット

の３つを連続して処理すること。

'94MIRS V-Project仕様書体系へ戻る