MIRS0203 作業記録 |
|
番号 |
MIRS0203-WORK-0018 |
| 学籍番号 |
氏名 |
チーム |
担当部門 |
最終更新日 |
| A231 | 坪井 臣悟 |
MIRS0203 |
Electronics(Chief) | 2003.9.19 |
001:調査、学習，002:システム開発計画立案，003:基本設計，004:詳細設計，005:製造，006:サブシステム試験，007:システム試験，008:改善設計，009:ドキュメント整備，010:ミーティング，011:その他
| 日付 |
コード |
作 業 内 容 |
授業内 作業時間(H) |
授業外 作業時間(H) |
成果物名称 (ドキュメント番号) |
備考 |
| 2003.4.8 |
011 |
開発計画書の準備 |
1.5 | 0.0 | 2003.4.15 |
011 009 |
開発計画書の準備 作業報告書の作成 |
1.5 | 0.0 | MIRS0203-WORK-0018.html |
2003.4.18 |
004-E |
Electronics詳細設計書に使用する図の作成 |
1.5 | 0.0 | 詳細設計内部の画像 |
2003.5.2 |
011 009 |
開発計画書の作成 作業報告書の更新 |
1.5 | 0.0 | MIRS0203-ELEC-0001.html MIRS0203-WORK-0018.html |
2003.4.18 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 1.5 | 2003.4.22 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.5 | 2003.4.25 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.5 | 2003.5.2 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.6 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.9 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.13 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.16 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.20 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.23 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.27 |
004-E |
MIRS0203 Electronics詳細設計 |
1.5 | 0.0 | 2003.5.30 |
004-E 009 |
MIRS0203 Electronics詳細設計 作業報告書更新 |
1.5 | 0.0 | MIRS0203-ELEC-0001.html MIRS0203-WORK-0018.html |
2003.6.10 |
011 |
MIRS0203 Electronics製造仕様書作成 |
1.5 | 0.0 | 2003.6.13 |
011 |
MIRS0203 Electronics製造仕様書作成 |
1.5 | 0.0 | 2003.6.17 |
011 |
MIRS0203 Electronics製造仕様書作成 |
1.5 | 0.0 | 2003.6.20 |
011 |
MIRS0203 Electronics製造仕様書作成 |
1.5 | 0.0 | 2003.6.24 |
011 |
MIRS0203 Electronics製造仕様書作成 |
1.5 | 0.0 | 2003.6.27 |
005-M |
MIRS0203 Mechanics 製造 |
1.5 | 0.0 | 2003.7.1 |
005-M |
MIRS0203 Mechanics 製造 |
1.5 | 0.0 | 2003.7.4 |
011 |
MIRS0203 Electronics ドータボード回路設計 MIRS0203 ドータボード製造仕様書作成 |
1.5 | 1.0 | MIRS0203-ELEC-1201 |
2003.7.8 |
011 |
MIRS0203 Electronics ドータボード回路設計 MIRS0203 ドーターボード回路図作成 |
1.5 | 1.0 | MIRS0203-ELEC-1202 |
2003.9.2 |
001 |
ロジック回路(VHDL)解析 |
1.5 | 0.0 | 2003.9.5 |
001 |
ロジック回路(VHDL)解析 |
1.5 | 0.0 | 2003.9.9 |
001 |
ロジック回路(VHDL)解析 |
1.5 | 0.0 | 2003.9.12 |
004-E |
FPGA回路設計 |
1.5 | 0.0 | 2003.9.16 |
004-E |
FPGA回路設計 |
1.5 | 0.0 | 2003.9.19 |
009 |
作業報告書更新 |
1.5 | 0.0 | MIRS0203-WORK-0018.html |
| 合計:46.5 | 合計:4.5 |