沼津高専 電子制御工学科
MIRS0001 FPGA_PIN配置
MIRS0001-ELEC-0110
改訂記録
版数 作成日 作成者 承認 改訂内容
A01 2001.11.28 竹村 竹村 初版

MIRS0001 FPGA_PIN配置

FPGA_PIN番号 FPGA上の接続先 FPGA内部回路信号名
FPGA_PIN番号 FPGA上の接続先 FPGA内部回路信号名
0


105

1


106

2


107

3


108

4


109

5


110

6


111

7


112

8


113

9


114

10


115

11


116
B_SD8
12
B_SD7
117

13
B_SD6
118

14


119
B_SD9
15


120
B_SD10
16
B_SD5
121
B_SD11
17
B_SD4
122
B_SD12
18
B_SD3
123

19


124

20


125

21


126

22


127
B_SD13
23


128
B_SD14
24
B_SD2
129

25
B_SD1
130

26
B_SD0
131
B_SD15
27
IO CHRDY
132

28


133
B_IOCS16N
29


134

30


135

31


136

32


137

33


138

34


139

35


140

36


141

37


142

38


143

39
B_SA15
144 JP20A-1 IRS_IN1
40
B_SA14
145

41
B_SA13
146

42


147 JP20A-2 IRS_IN2
43


148 JP20A-3 IRS_IN3
44
B_SA12
149 JP20A-4
45
B_SA11
150 JP20A-5
46
B_SA10
151

47
B_SA9
152

48


153

49


154

50


155

51


156

52


157 JP20A-6 UTIM
53
B_SA8
158 JP20A-7 U1
54
B_SA7
159 JP20A-8 RV1
55
B_SA6
160 JP20A-9 U0
56
B_SA5
161 JP20A-10 RV0
57
B_SA4
162 JP20A-11 TS_IN0
58
B_SA3
163 JP20A-12 TS_IN1
59


164 JP20A-13 TS_IN2
60
B_SA2
165

61
B_SA1
166 JP20A-14 TS_IN3
62
B_SA0
167 JP20A-15 TS_IN4
63
B_RESET
168 JP20A-16
64


169 JP20A-17 R_DIR
65


170 JP20A-18 R_PWM
66


171

67


172 JP20A-19 L_DIR
68


173 JP20A-20 L_PWM
69


174 JP20B-20 LCD_DB7
70
B_IOWN
175 JP20B-19 LCD_DB6
71
B_IORN
176 JP20B-18 LCD_DB5
72


177 JP20B-17 LCD_DB4
73


178

74


179 JP20B-16 LCD_DB3
75


180

76


181

77


182

78 JP30C-2 IRS_INO
183

79


184

80 JP30C-1 PO_IN
185

81


186

82


187 JP20B-15 LCD_DB2
83


188

84


189 JP20B-14 LCD_DB1
85


190 JP20B-13 LCD_DB0
86 BUS B_CLK
191 JP20B-12 LCD_E
87


192 JP20B-11 LCD_R/W
88


193 JP20B-10 LCD_RS
89
IRQ5
194

90


195 JP20B-9
91


196 JP20B-8 RV2
92


197 JP20B-7 U2
93


198 JP20B-6
94


199 JP20B-5
95


200 JP20B-4 REX_B
96


201

97


202 JP20B-3 REX_A
98


203 JP20B-2 REY_B
99


204 JP20B-1 REY_A
100


205

101


206

102


207

103


208

104

関連文書