自律知能ロボット用制御システムの開発
（その４　マン・マシン・インタフェースボード）

　我が電子制御工学科では、１９８８年度以来、メカニクス、エレクトロニクス、ソフトウェアなど一連のシステム開発技術習得を目的とするＭＩＲＳ開発が行われてきた。
　来年度から、いままでＭＩＲＳシステムで使用されてきたＣＰＵボード（ＺＡＸＳ−２２１）とＩ／Ｏボード（ＺＡＸ　Ｓ−２２２）に変わり、ＶＭＥバス、ＶＳＢＣ−１（ＣＰＵボード）、ＶＩＰＣ３１０（Ｉ／Ｏボード）を導入することとなった。
　本年度の卒業研究では、自律知能ロボット制御システムの開発（マン・マシン・インタフェースボード）という題目を基に、新たなＭＩＲＳシステムに対応するマン・マシン・インタフェースの研究を進めていく。

討論

　◎遠山教官

質問：消費電流を減少させるために７Ｓｅｇ．−Ｌｅｄ．をパルス点灯させる回路を作製したということですが、他にもっと消費電流を減少させる方法は無いのですか？

回答：他に方法が無いか考えた結果、パルス点灯が最も良い方法でした。

　◎遠山教官

質問：マン・マシン・インタフェースの消費電流は、（ＭＩＲＳシステム）全体の電流の何％ぐらいになりますか？

解答：マン・マシン・インタフェース全部では、約０．２Ａです。それから考えると、１０％にも満たないと思われます。

２、マン・マシン・インタフェースの機能について・・・・・・・・・・４

３、マン・マシン・インタフェースボードの概要
　　３．１　構成・・・・・・・・・・・・・・・・・・・・・・・・・４
　　３．２　機能性能
　　　　　　３．２．１　メインボード　・・・・・・・・・・・・・・６
　　　　　　３．２．２　フロントボード・・・・・・・・・・・・・・９
　　３．３　外形・・・・・・・・・・・・・・・・・・・・・・・・・１０
　　３．４　インタフェース・・・・・・・・・・・・・・・・・・・・１１

４、ソフトウェアビジビリティー・・・・・・・・・・・・・・・・・・１３

５、基板の評価・・・・・・・・・・・・・・・・・・・・・・・・・・１５

６、おわりに・・・・・・・・・・・・・・・・・・・・・・・・・・・１７

　　謝辞・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１７

　　参考文献・・・・・・・・・・・・・・・・・・・・・・・・・・・１７

　　付録
　　　　　　作成手順書・・・・・・・・・・・・・・・・・・・・・・１８
　　　　　　検査手順書・・・・・・・・・・・・・・・・・・・・・・２０
　　　　　　取扱説明書・・・・・・・・・・・・・・・・・・・・・・２３
　　　　　　回路図（ＯｒＣＡＤファイル）・・・・・・・・・・・・・２９
　　　　　　パターン図（ＣＡＤパターン図）・・・・・・・・・・・・３１
　　　　　　部品表・・・・・・・・・・・・・・・・・・・・・・・・３６

１、はじめに

１．１　目的

　１９８８年度より、電子制御工学科でＭＩＲＳ開発が始まって以来、様々なタイプのＭＩＲＳが製作されてきた。今までＭＩＲＳシステムで使用されてきたＣＰＵボード（ＺＡＸ　Ｓ−２２１）とＩ／Ｏボード（ＺＡＸ　Ｓ−２２２）にかわって、より性能の高いＶＳＢＣ−１（ＣＰＵボード）、ＶＩＰＣ３１０（Ｉ／Ｏボード）が１９９５年度より導入されることになり、それらを用いた自律知能ロボット用制御システム開発を行なう事となった。
　したがって、

　�@　新たなＭＩＲＳシステムに対応するマン・マシン・インタフェースボード（以下、ＭＭＩボードと記す。）を完成させる。
　�A　いままでのＭＭＩボードよりも高い情報表示、情報入力機能を持つボードを開発する。
　�B　新たなＭＭＩボードに関する文書、回路図等の体系化。

以上に挙げた３つを行なうことを本卒業研究の目的とする。

１．２　ＭＩＲＳにおけるマン・マシン・インタフェースの役割

　まずここで、ＭＩＲＳ本体およびＭＩＲＳ競技について説明しなければならない。
　ＭＩＲＳとは、Micro Intelligent Robot Systemの略である。
　ＭＩＲＳ競技は、ＭＩＲＳ競技規定（表１参照）で定められた広さの競技場内で１対１で行われる鬼ごっこの試合のことである。
　ＭＩＲＳ本体の後部には、勝敗判定装置と呼ばれるスイッチが定められた位置に取り付けられており、そのスイッチの上方に目標として豆電球が取り付けられている。ＭＩＲＳ競技の勝敗は、どちらが早く相手ＭＩＲＳの勝敗判定装置を押すかで決まる。
　ＭＩＲＳシステムにおいて、ＭＭＩボードの役割は、ＣＰＵと人との間に入り情報交換の手助けを行なう事である。
　ＭＩＲＳの競技中の行動には、リモートコントロールなどの外部からの操作は一切できない。つまり、ＭＩＲＳは自分自身で相手ＭＩＲＳを探し、追跡し、アタックし、壁を避け、相手ＭＩＲＳの追跡から逃げるという完全な自律型ロボットである。従って、ＭＩＲＳはそれらの行動を行なえるような機能を備えていなければならない。
　ＭＩＲＳの競技規定でいくつかの制限があるが、それさえ満足していればどのような機能を有していてもよいので、各チームで定められたＭＩＲＳの作戦によってそれぞれ違った特徴を有する機体に仕上がるであろうし、また走行方法にも違いが出てくるであろう。

表１　ＭＩＲＳ競技規定（抜粋）

競技 競技場内で２台のロボットを対戦させ、それぞれのロボットの後部に取り付けたスイッチを相手よりも早く押したロボットを勝者とする。 競技場 通常の証明を行なった室内に競技場を設置する。 競技場の大きさは２ｍ×２ｍ、周囲を高さ０．２ｍのフェンスで囲う。 競技場内にスタート位置を設定する。 フェンスの内側に幅０．３ｍの進入禁止ゾーンを設定する。 ロボット ロボット本体の寸法は、競技開始時に於いて縦０．２５ｍ、横０．２５ｍ以内とし、高さ０．１ｍ以上とする。 ロボットの前後面および側面は、つや消し黒で塗装すること。 ロボットの後面に勝敗判定装置を取り付けること。 制御用コンピュータとして、指定したＭＰＵボード（制御用６８Ｋボード）を搭載すること。 禁止事項 ロボットは、対戦中に競技場の外に出ることができない。 選手（使用者）は、対戦中にロボットに触れることができない。 進入禁止ゾーンには、追跡及びアタック時を除いて進入できない。

　しかし、頭脳となるソフトウェア、感覚機能となるセンサ系、移動するための駆動系はどのような構成であるにしろ必然的に備えなければならない機能になるに違いない。
　このＭＩＲＳにおける必要最低限のシステムの基本機能を図１に示す。

　図１からも明らかなようにＭＩＲＳは、ソフトウェア、エレクトロニクス、メカニクスまでを含めた総合的なシステムであり、この密接に関連した３つがうまく噛み合わなければ、正確に作動するＭＩＲＳはできない。

　図２は、図１にＭＭＩボードのシステムを加えたＭＩＲＳシステムを示す。
　図２に示されているように、ＭＩＲＳシステムにおいて、ＭＭＩボードの役割は、ＣＰＵと人との間に入り情報交換の手助けを行なうことである。

２、マン・マシン・インタフェースの機能について

　次の項目でも述べるが、本研究では、７Ｓｅｇ．−Ｌｅｄ．を４桁に増やした。７Ｓｅｇ．−Ｌｅｄ．を４桁に増やした理由としては、図３に示してあるように最上位桁を表示データの種類の表示用に用いて、残りの３桁をデータ表示用に用いた場合、データの種類は、０〜９の１０種類あれば十分であり、データは、例えば、自機位置座標を表すのであれらばセンチメートル表示で３桁あれば十分である（競技場の大きさは、２ｍ×２ｍ）と考えられるからである。同様に、ディップスイッチを４ビットにした理由としては、動作モードの種類は、テストプログラムモード、競技本番用モード、ペナルティーモード等が上げられ、４ビット（＝１６種類）あれば十分足りると考えたからである。

３、マン・マシン・インタフェースボードの概要

３．１　構成

　ＭＭＩボードの主な仕様は、図４にあるように７Ｓｅｇ．−Ｌｅｄ．（データ表示用）が４個、４ビットディップスイッチ（モード設定用）が１個、Ｇｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．（状態表示用）が各１個、押しボタンスイッチ（表示切替用）が１個である。

　ＭＭＩボードは、メインボードとフロントボードに分かれている。メインボードの大きさは、ＶＭＥラックに収納する事を考慮に入れて決定した。その大きさは、１００ｍｍ×１４０ｍｍである。フロントボードの大きさは、ＶＭＥラックの側面に取り付ける事を考慮に入れて決定した。その大きさは、６０ｍｍ×１４０ｍｍである。

　今回、図４の外観図に示したように、ＭＭＩボードをフロントボードとメインボードに分けた。
　メインボードとＣＰＵボードは、４０ピンコネクタとケーブルで接続する。当初の予定では、図６の外観図のように両ボードを接続してＶＭＥラック内に格納するはずであった。しかし、フロントボードの大きさの制約があり、７Ｓｅｇ．−Ｌｅｄ．の小型のタイプが入手できない事がわかったために、ボードを分離してメインボードとフロントボードを６０ピンのコネクタとケーブルで接続する事となった。

３．２機能性能

３．２．１　メインボード

　 　図７は、メインボードの回路構成図である。ここでは、メインボードの回路を７つに分けてそれぞれの回路の機能等について説明する。

• パルス点灯発生回路
  　まず、今回、７Ｓｅｇ．−Ｌｅｄ．をパルス点灯させる事となった理由とその詳細を示す。
  　いままでのマン・マシン・インタフェースボードでは、７Ｓｅｇ．−Ｌｅｄ．の数が少なく、あまり多くの情報を一度に表示することができなかった。先程述べたように、今回ＭＭＩボードでは、７Ｓｅｇ．−Ｌｅｄ．の数を４個にした。普通に表示を制御するには各Ｌｅｄ．で４ビット合計１６ビット必要であるが、ポートの制限もあり、図７の回路構成図にあるように６８２３０のＡポートの８ビットのうちＰＡ０〜ＰＡ５までの６ビットを使って表示をするようにした。そこで、ラッチ機能を持つデコーダを使用することにし、６ビットのうちの４ビットをＬｅｄ．のデータ用に使い、残りの２ビットを桁の選択用に使うように工夫した。
  　ここで、問題となったのは、７Ｓｅｇ．−Ｌｅｄ．の消費電流の増加である。Ｌｅｄ．の消費電流は、１ｓｅｇｍｅｎｔ当り約２０ｍＡなので７Ｓｅｇ．−Ｌｅｄ．が全部点灯したとすると約０．５６Ａもの電流が流れることになる。これは、電池で駆動するＭＩＲＳシステムにとっては大きな負荷になる。
  　そこで、図８に示すように４つの位相の異なる方形波を作り、７Ｓｅｇ．−Ｌｅｄ．をパルス点灯させることにより消費電流を約１／４にするようにした。一つの桁が点灯して再び点灯する間隔が短い為、見た目には、すべての桁が点灯しているように見える。また、これにより７Ｓｅｇ．−Ｌｅｄ．の電流は、最大で約０．１４Ａになる。

  
  

  
  　この回路は、７４ＬＳ１６１（４ビットバイナリ（２進化１６進）カウンタ）、７４ＬＳ００（２入力ＮＡＮＤゲート）、７４ＬＳ０８（２入力ＡＮＤゲート）からなり、７Ｓｅｇ．−Ｌｅｄ．の下位の桁から順に上位の桁へと、パルス信号を送る機能を持つ。 　表示試験の結果、ちらつきが気にならなくなるのは約２００Ｈｚ以上の時であった。この信号は、ＭＣ１４５１３Ｂのに入力される。これは、入力が、ロウレベルになると、他入力に関係なく（ただし、のみハイレベル）、全セグメント出力がブランク（非点灯）になることを利用するためである。（付録：回路図参照）

• 桁選択回路
  　この回路は、７４ＬＳ０４（ＮＯＴゲート）からなり、２進２ビットのデータ書き込み桁選択信号を各桁のデータラッチＯＮ／ＯＦＦ回路へと振り分ける機能を持つ。（付録：回路図参照）

• 勝敗判定信号処理回路
  　この回路は、７４ＬＳ１４（インバータシュミットトリガ）、ＰＣ８１７（光アイソレータ）からなり、勝敗判定装置からのＯＮ／ＯＦＦ信号を電気的に絶縁し、レベルの判別をしてＣＰＵボードに送る機能を持つ。（付録：回路図参照）
  　また、勝敗判定装置とは、フロントボードの３ピンコネクタを用い接続される。（付録：回路図、３．４インタフェース参照）

• チャタリング防止回路
  　この回路は、７４ＬＳ００（２入力ＮＡＮＤゲート）からなり、フロントボードの押しボタンスイッチからの信号のチャタリングを防止し、ＣＰＵボードに機能を持つ。（付録：回路図参照）

• データラッチＯＮ／ＯＦＦ及びデータ処理回路 　データラッチＯＮ／ＯＦＦ回路は、７４ＬＳ１０（３入力ＮＡＮＤゲート）からなり、桁選択回路からの桁選択信号とＨａｎｄｓｈａｋｅ２からの信号を用いてデータを書き込むデコーダのラッチ機能をＯＦＦし、データが書き込まれた後ラッチ機能をＯＮさせる。つぎに、データ処理回路であるが、これは、ＭＣ１４５１３Ｂからなり、ＢＣＤコードで入力されたデータを７Ｓｅｇ．−Ｌｅｄ．用の信号７ビット（ａ〜ｆ）に変換する。また、データをラッチする機能を持つ。（付録：回路図参照）

• Ｇｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．　ＯＮ／ＯＦＦ回路
  　この回路は、７４ＬＳ０６（インバータ（オープンコレクタ））からなり、ＣＰＵボードから送られてくるそれぞれのＬｅｄ．のＯＮ／ＯＦＦ信号を反転させてフロントボードのＬｅｄ．へ送る機能を持つ。（付録：回路図参照）

• ４ビットディップスイッチ信号処理回路
  　この回路は、７４ＬＳ０４（ＮＯＴゲート）からなり、フロントボードでの４ビットディップスイッチのスイッチングに対応した信号をＣＰＵボードへ送る機能を持つ。（付録：回路図参照）

３．２．２　フロントボード

　フロントボードの回路構成図を図９に示す。ここでは、フロントボードの各回路について説明する。

• ７Ｓｅｇ．−Ｌｅｄ．回路
  　メインボードのデータラッチＯＮ／ＯＦＦ及びデータ処理回路から出力されたデータ信号は、メインボードとフロントボードをつなぐケーブルを通り７Ｓｅｇ．−Ｌｅｄ．の対応するピンに入力される。（付録：回路図参照）

• Ｇｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．回路
  　メインボードのＧｒｅｅｎ，Ｒｅｄ−Ｌｅｄ．ＯＮ／ＯＦＦ回路から送られてくる各Ｌｅｄ．のＯＮ／ＯＦＦ信号は、メインボードとフロントボードをつなぐケーブルを通り各Ｌｅｄ．に入力される。（付録：回路図参照）

• ４ビットディップスイッチ回路
  　４ビットディップスイッチにより入力されたＯＮ／ＯＦＦ信号は、メインボードとフロントボードをつなぐケーブルを通り、４ビットディップスイッチ信号処理回路に送られる。（付録：回路図参照）

• 押しボタンスイッチ回路
  　押しボタンスイッチにより入力された信号は、メインボードとフロントボードをつなぐケーブルを通り、チャタリング防止回路に送られる。（付録：回路図参照）

３．３　外形

　以下に、メインボードとフロントボードの外形図を示す。

• メインボード
  

• フロントボード
  

３．４　インタフェース

　以下に、各コネクタのピンアサインを示す。

ＣＯＮ１

ピン番号	方向※	内容	ピン番号	方向※	内容
１	←	Vcc	２１	−	GND
２	→	Handshake 1	２２（PB0）	→	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF(0)
３	未使用	TIN	２３	−	GND
４	←	Handshake 2　※※	２４（PB1）	→	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF(1)
５	←	TOUT	２５	−	GND
６（PA0）	←	7Seg.-Led.data(0)	２６（PB2）	→	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF(2)
７	−	GND	２７	−	GND
８（PA1）	←	7Seg.-Led.data(1)	２８（PB3）	→	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF(3)
９	−	GND	２９	−	GND
１０（PA2）	←	7Seg.-Led.data(2)	３０（PB4）	←	テスト信号入力
１１	−	GND	３１	−	GND
１２（PA3）	←	7Seg.-Led.data(3)	３２（PB5）	→	テスト信号出力
１３	−	GND	３３	−	GND
１４（PA4）	←	7Seg.-Led.選択(下位)	３４（PB6）	←	勝敗判定装置ON/OFF信号
１５	−	GND	３５	−	GND
１６（PA5）	←	7Seg.-Led.選択(上位)	３６（PB7）	未使用	未使用
１７	−	GND	３７	−	GND
１８（PA6）	←	Red-Led.ON/OFF	３８	未使用	Handshake 3
１９	−	GND	３９	←	GND
２０（PA7）	←	Green-Led.ON/OFF	４０	→	Handshake 4　※※※

※　　　　方向は、”←”ＣＰＵボードからメインボードへの入力
　　　　　　　　　”→”メインボードからＣＰＵボードへの出力を表す。
※※　　Handshake 2の信号は、デコーダのデータラッチのタイミング用である。
※※※　Handshake 4の信号は、押しボタンスイッチのON/OFF信号である。

ＣＯＮ２

番号	方向※	内容
１	未使用	未使用
２	←	勝敗判定装置ON/OFF信号
３	→	勝敗判定装置ON/OFF信号（折り返し）

※　　　　方向は、”←”勝敗判定装置からフロントボードへの入力
　　　　　　”→”フロントボードから勝敗判定装置への出力を表す。

ＣＯＮ３（ＣＯＮ４）

番号	方向※	内容	番号	方向※	内容
１	未使用	未使用	３１	未使用	未使用
２	未使用	未使用	３２	未使用	未使用
３	未使用	未使用	３３	−	GND
４	←	押しボタンスイッチON/OFF信号	３４	→	7Seg.-Led.1信号(a)
５	←	押しボタンスイッチON/OFF信号	３５	→	7Seg.-Led.1信号(g)
６	−	GND	３６	→	7Seg.-Led.1信号(f)
７	未使用	未使用	３７	→	7Seg.-Led.1信号(b)
８	未使用	未使用	３８	→	7Seg.-Led.1信号(c)
９	←	３ピンコネクタ（３）	３９	→	7Seg.-Led.1信号(d)
１０	←	３ピンコネクタ（２）	４０	→	7Seg.-Led.1信号(e)
１１	未使用	未使用	４１	未使用	未使用
１２	−	GND	４２	未使用	未使用
１３	←	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF（３）	４３	−	GND
１４	←	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF（２）	４４	→	7Seg.-Led.2信号(a)
１５	←	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF（１）	４５	→	7Seg.-Led.2信号(g)
１６	←	4ËÞ¯ÄÃÞ¨¯Ìß½²¯ÁON/OFF（０）	４６	→	7Seg.-Led.2信号(f)
１７	−	Vcc	４７	→	7Seg.-Led.2信号(b)
１８	→	Green-Led.ON/OFF信号	４８	→	7Seg.-Led.2信号(c)
１９	−	Vcc	４９	→	7Seg.-Led.2信号(d)
２０	→	Red-Led.ON/OFF信号	５０	→	7Seg.-Led.2信号(e)
２１	未使用	未使用	５１	未使用	未使用
２２	未使用	未使用	５２	未使用	未使用
２３	−	GND	５３	−	GND
２４	→	7Seg.-Led. 0信号(a)	５４	→	7Seg.-Led.3信号(a)
２５	→	7Seg.-Led. 0信号(g)	５５	→	7Seg.-Led.3信号(g)
２６	→	7Seg.-Led. 0信号(f)	５６	→	7Seg.-Led.3信号(f)
２７	→	7Seg.-Led. 0信号(b)	５７	→	7Seg.-Led.3信号(b)
２８	→	7Seg.-Led. 0信号(c)	５８	→	7Seg.-Led.3信号(c)
２９	→	7Seg.-Led. 0信号(d)	５９	→	7Seg.-Led.3信号(d)
３０	→	7Seg.-Led. 0信号(e)	６０	→	7Seg.-Led.3信号(e)

※　　　　方向は、”←”フロントボードからメインボードへの入力
　　　　　　　　　”→”メインボードからフロントボードへの出力を表す。

４、ソフトウェアビジビリティー

　ここでは、ＭＭＩボードのソフトウェアビジビリティーを６８２３０のＡポート、Ｂポートそれぞれ示す。

・Ａポート

Address	Read or Write	Data D7 D6 D5 D4 D3 D2 D1 D0	内容
ＦＤＦＣ１１	________ Write Write Write Write ________ Write Write Write Write ________ Write 　・ 　・ 　・ 　・ Write	GD RD C1 C0 DA DB DC DD _______________________________ 0 0 * * * * * * 0 1 * * * * * * 1 0 * * * * * * 1 1 * * * * * * _______________________________ * * 0 0 * * * * * * 0 1 * * * * * * 1 0 * * * * * * 1 1 * * * * _______________________________ * * * * 0 0 0 0 　　　　　　　　・ 　　　　　　　　・ 　　　　　　　　・ 　　　　　　　　・ * * * * 1 0 0 1	GD:GrrenÀÞ²µ°ÄÞ選択 RD:RedÀÞ²µ°ÄÞ選択 C1:7SEG-LED選択（上位） C0:7SEG-LED選択（下位） DA:7SEG-LED Data信号（A) DB:7SEG-LED Data信号 (B) DC:7SEG-LED Data信号 (C) DD:7SEG-LED Data信号 (D) _________________________ GrenÀÞ²µ°ÄÞ消灯 RedÀÞ²µ°ÄÞ消灯 GreenÀÞ²µ°ÄÞ消灯 RedÀÞ²µ°ÄÞ点灯 GreenÀÞ²µ°ÄÞ点灯 RedÀÞ²µ°ÄÞ消灯 GreenÀÞ²µ°ÄÞ点灯 RedÀÞ²µ°ÄÞ点灯 _________________________ 20の7SEG-LEDを選択 21の7SEG-LEDを選択 22の7SEG-LEDを選択 23の7SEG-LEDを選択 _________________________ D5,D4で選択した7SEG-LED に０を表示させる。 　　　　　　・ 　　　　　　・ 　　　　　　・ D5,D4で選択した7SEG-LED に９を表示させる。

・Ｂポート

Address	Read or Write	Data D7 D6 D5 D4 D3 D2 D1 D0	内容
ＦＤＦＣ１３	________ Read Read ________ Read Read ________ Read Read ________ Write Write ________ Read 　・ 　・　　　・　　 Read	PB SH TO TI S3 S2 S1 S0 ________________________________ 0 * * * * * * * 1 * * * * * * * ________________________________ * 0 * * * * * * * 1 * * * * * * ________________________________ * * 0 * * * * * * * 1 * * * * * ________________________________ * * * 0 * * * * * * * 1 * * * * ________________________________ * * * * 0 0 0 0 　　　　　　　　・ 　　　　　　　　・ 　　　　　　　　・ * * * * 1 1 1 1	PB:押しÎÞÀݽ²¯ÁON/OFF信号 SH:勝敗判定装置ON/OFF信号 TO:テスト信号出力 TI:テスト信号入力 S3:4bit½²¯ÁON/OFF信号 S2:4bit½²¯ÁON/OFF信号 S1:4bit½²¯ÁON/OFF信号 S0:4bit½²¯ÁON/OFF信号 __________________________ 押しÎÞÀݽ²¯ÁOFF信号 押しÎÞÀݽ²¯ÁON信号 __________________________ 勝敗判定装置ON信号 勝敗判定装置OFF信号 __________________________ テスト信号の出力OFF テスト信号の出力ON __________________________ テスト信号の入力OFF テスト信号の入力ON __________________________ 4bit½²¯Áによって００００ （0:10進）が入力 　　　　　・ 　　 ・ 4bit½²¯Áによって１１１１ (15:10進）が入力

５、基板の評価

　本研究の目的は、１．１にあるように

　�@　新たなＭＩＲＳシステムに対応するマン・マシン・インタフェースボード（以下、ＭＭＩボードと記す。）を完成させる。
　�A　いままでのＭＭＩボードよりも高い情報表示、情報入力機能を持つボードを開発する。
　�B　新たなＭＭＩボードに関する文書、回路図等の体系化。

である。
　ここでは、それらの目的がどの程度達成できたのかどうか評価する手順とその評価を示す。

• �@の評価方法
  　今回作製したＭＭＩボードが新たなＭＩＲＳシステム（ＶＳＢＣ−１）に対応しているかを、ソフトウェア面、ハードウェア面の両方について評価する。

• �@の評価
  　本研究により、新たなＣＰＵボードに対応するＭＭＩボードが完成した。

• �Aの評価方法
  　今年度までに製作されたＭＭＩボードと本研究で製作したＭＭＩボードを各機能について比較して評価する。

• �Aの評価
  　今回製作したＭＭＩボードは、これまでのＭＭＩボードの７Ｓｅｇ．−Ｌｅｄ．が０〜１個だったのに比べて７Ｓｅｇ．−Ｌｅｄ．の数が４個に増加したことにより情報表示機能が高くなった。
  　情報入力機能は、いままでのＭＭＩボードに比べて高くなったとはいえない。しかし、必要な機能は、４ビットディップスイッチで十分満たしている。この機能については、来年度からのＭＩＲＳ開発で改良が加えられることを期待する。

• �Bの評価方法
  　今回作製された文書、回路図等の系統図を作製して評価する。

• �Bの評価
  　今回作製された文書、回路図等の系統図を次頁に示す。
  　前頁に示された系統図より新たなＭＭＩボードに関する文書、回路図等が体系化されたことがわかる。

６、おわりに

　本卒業研究で新たなＭＩＲＳシステムに対応するＭＭＩボードを完成させることができた。しかし、フロントボードの小型化についての問題や各種機能について、まだまだ改良の余地が残っていると思われる。
　本研究の成果を基にして、より高い機能を持つＭＭＩボードが開発されることを期待するとともに、我々が残した資料が、これからのＭＩＲＳの発展に役立つことを願う。

謝辞

　最後に、本卒業研究を支え御支援して下さった長澤、川上、澤教官及びＭＩＲＳ開発に積極的に取り組まれる電子制御工学科の教官・関係者の方々にこの紙上をお借りして、深く感謝するとともに、厚く御礼申し上げます。

参考文献

・ＶＳＢＣ−１　Ｕｓｅｒｓ　Ｍａｎｕａｌ

'94MIRS V-Project仕様書体系へ戻る